CN103117290A - 背照式cmos影像传感器及其制造方法 - Google Patents

本发明提供了一种背照式CMOS影像传感器及其制造方法，其中，第二金属层靠近第二半导体衬底，通过在缓冲层上开口，便可露出所述第二金属层，由此与现有技术的背照式CMOS影像传感器的制造方法相比，减少了露出所述第二金属层所需刻蚀的介质层厚度，也即减少了露出所述第二金属层所需的工艺时间，从而提高了机台产能，进而降低了制造成本。

背照式CMOS影像传感器及其制造方法

技术领域

本发明涉及影像传感器技术领域，特别涉及一种背照式CMOS影像传感器及其制造方法。

背景技术

影像传感器是在光电技术基础上发展起来的，所谓影像传感器，就是能够感受光学图像信息并将其转换成可用输出信号的传感器。影像传感器可以提高人眼的视觉范围，使人们看到肉眼无法看到的微观世界和宏观世界，看到人们暂时无法到达处发生的事情，看到超出肉眼视觉范围的各种物理、化学变化过程，生命、生理、病变的发生发展过程，等等。可见影像传感器在人们的文化、体育、生产、生活和科学研究中起到非常重要的作用。可以说，现代人类活动已经无法离开影像传感器了。

影像传感器可依据其采用的原理而区分为电荷耦合装置（Charge-CoupledDevice）影像传感器（亦即俗称CCD影像传感器）以及CMOS（ComplementaryMetal Oxide Semiconductor）影像传感器，其中CMOS影像传感器即基于互补型金属氧化物半导体（CMOS）技术而制造。由于CMOS影像传感器是采用传统的CMOS电路工艺制作，因此可将影像传感器以及其所需要的外围电路加以整合，从而使得CMOS影像传感器具有更广的应用前景。

按照接收光线的位置的不同，CMOS影像传感器可以分为前照式CMOS影像传感器及背照式CMOS影像传感器，其中，背照式CMOS影像传感器与前照式CMOS影像传感器相比，最大的优化之处就是将元件内部的结构改变了，即将感光层的元件入射光路调转方向，让光线能从背面直射进去，避免了在前照式CMOS影像传感器结构中，光线会受到微透镜和光电二极管之间的结构和厚度的影响，提高了光线接收的效能。

在传统的背照式CMOS影像传感器的制造方法中，将逻辑区域（logic area）和像素区域（pixel area）集成在同一片晶圆上，形成器件晶圆（device wafer）；将所述器件晶圆与一载片（carrier wafer）键合，对所述器件晶圆执行背面处理，形成背照式CMOS影像传感器。在该传统的背照式CMOS影像传感器的制造方法中，由于逻辑区域和像素区域集成在同一片晶圆上，同时逻辑区域和像素区域诸多的工艺要求不一样（如STI的深度不同，所需要的STI工艺不同等等），因此会造成工艺复杂且不易控制的问题。

为此，现有技术又提出了一种背照式CMOS影像传感器的制造方法，在该方法中，将逻辑区域集成在一晶圆上，形成逻辑晶圆；将像素区域集成在另一晶圆上，形成像素晶圆；将逻辑晶圆与像素晶圆键合，并将所述逻辑晶圆及像素晶圆互连，形成背照式CMOS影像传感器。利用该后一种背照式CMOS影像传感器的制造方法形成背照式CMOS影像传感器，能够得到芯片小、传感器质量高等诸多优势。

请参考图1a～1e，其为现有的背照式CMOS影像传感器的制造方法所形成的器件的剖面示意图。具体的，现有的背照式CMOS影像传感器的制造方法包括如下步骤：

如图1a所示，提供逻辑晶圆10及像素晶圆20，其中，所述逻辑晶圆10包括第一半导体衬底11，形成于所述第一半导体衬底11表面的第一介质层12，形成于所述第一介质层12中的第一金属层13及形成于所述第一介质层12表面的第一键合层14，并且所述第一金属层13靠近所述第一键合层14；所述像素晶圆20包括第二半导体衬底21，形成于所述第二半导体衬底21表面的第二介质层22，形成于所述第二介质层22中的第二金属层23及形成于所述第二介质层22表面的第二键合层24，并且所述第二金属层23靠近所述第二键合层24；所述逻辑晶圆10及像素晶圆20通过所述第一键合层14及第二键合层24键合在一起；

如图1b所示，刻蚀部分所述第二半导体衬底21，形成第一开口31，所述第一开口31露出部分所述第二介质层22；并在所述第二半导体衬底21表面及所述第二介质层22表面形成缓冲层30；

如图1c所示，刻蚀部分所述缓冲层30、部分所述第二介质层22、部分所述第二键合层24及部分所述第一键合层14，形成第二开口32，所述第二开口32露出部分所述第一金属层13；在此称为深孔工艺（Deep Via Etch）；

如图1d所示，刻蚀部分所述缓冲层30、部分所述第二介质层22，形成第三开口33，所述第三开口33露出部分所述第二金属层23；在此称为沟槽工艺（Trench Etch）；

如图1e所示，形成连接层40，所述连接层40连接所述第一金属层13及所述第二金属层23。

通过上述工艺步骤便可将逻辑晶圆10与像素晶圆20互连，具体的，通过连接层40将第一金属层13及第二金属层23连通，从而实现逻辑晶圆10与像素晶圆20的互连。通过上述工艺所形成的背照式CMOS影像传感器，具有芯片小、传感器质量高等诸多优点，但是上述工艺的工艺时间较长，从而导致机台产能较低，进而增加了制造成本。

发明内容

本发明的目的在于提供一种背照式CMOS影像传感器及其制造方法，以解决现有的背照式CMOS影像传感器的制造方法所需的工艺时间较长，从而导致机台产能较低，进而导致制造成本较高的问题。

为解决上述技术问题，本发明提供一种背照式CMOS影像传感器的制造方法，所述背照式CMOS影像传感器的制造方法包括：

提供逻辑晶圆及像素晶圆，其中，所述逻辑晶圆包括第一半导体衬底，形成于所述第一半导体衬底表面的第一介质层，形成于所述第一介质层中的第一金属层及形成于所述第一介质层表面的第一键合层，并且所述第一金属层靠近所述第一键合层；所述像素晶圆包括第二半导体衬底，形成于所述第二半导体衬底表面的第二介质层，形成于所述第二介质层中的第二金属层及形成于所述第二介质层表面的第二键合层，并且所述第二金属层靠近所述第二半导体衬底；所述逻辑晶圆及像素晶圆通过所述第一键合层及第二键合层键合在一起；

刻蚀部分所述第二半导体衬底，形成第一开口，所述第一开口露出部分所述第二介质层；并在所述第二半导体衬底表面及所述第二介质层表面形成缓冲层；

刻蚀部分所述缓冲层、部分所述第二介质层、部分所述第二键合层及部分所述第一键合层，形成第二开口，所述第二开口露出部分所述第一金属层；

刻蚀部分所述缓冲层，形成第三开口，所述第三开口露出部分所述第二金属层；

形成连接层，所述连接层连接所述第一金属层及所述第二金属层。

可选的，在所述的背照式CMOS影像传感器的制造方法中，除了第二金属层之外，所述像素晶圆还包括一层或者多层金属层，所述一层或者多层金属层与所述第二金属层连接；与所述第二金属层相比，所述一层或者多层金属层远离所述第二半导体衬底。

可选的，在所述的背照式CMOS影像传感器的制造方法中，所述缓冲层为二氧化硅层。

可选的，在所述的背照式CMOS影像传感器的制造方法中，所述缓冲层通过淀积或者氧化工艺形成。

可选的，在所述的背照式CMOS影像传感器的制造方法中，所述缓冲层的厚度为500埃～5000埃。

本发明还提供一种背照式CMOS影像传感器，所述背照式CMOS影像传感器包括：逻辑晶圆及像素晶圆，其中，所述逻辑晶圆包括第一半导体衬底，形成于所述第一半导体衬底表面的第一介质层，形成于所述第一介质层中的第一金属层及形成于所述第一介质层表面的第一键合层，并且所述第一金属层靠近所述第一键合层；所述像素晶圆包括第二半导体衬底，形成于所述第二半导体衬底表面的第二介质层，形成于所述第二介质层中的第二金属层及形成于所述第二介质层表面的第二键合层，并且所述第二金属层靠近所述第二半导体衬底；所述逻辑晶圆及像素晶圆通过所述第一键合层及第二键合层键合在一起；及连接层，所述连接层连接所述第一金属层及所述第二金属层。

可选的，在所述的背照式CMOS影像传感器中，除了第二金属层之外，所述像素晶圆还包括一层或者多层金属层，所述一层或者多层金属层与所述第二金属层连接；与所述第二金属层相比，所述一层或者多层金属层远离所述第二半导体衬底。

可选的，在所述的背照式CMOS影像传感器中，还包括缓冲层，所述缓冲层形成于所述第二半导体衬底表面。

可选的，在所述的背照式CMOS影像传感器中，所述缓冲层为二氧化硅层。

可选的，在所述的背照式CMOS影像传感器中，所述缓冲层的厚度为500埃～5000埃。

在本发明的背照式CMOS影像传感器的制造方法中，第二金属层靠近第二半导体衬底，通过在缓冲层上开口，便可露出所述第二金属层，由此与现有技术的背照式CMOS影像传感器的制造方法相比，减少了露出所述第二金属层所需刻蚀的介质层厚度，也即减少了露出所述第二金属层所需的工艺时间，从而提高了机台产能，进而降低了制造成本。

附图说明

图1a～1e是现有的背照式CMOS影像传感器的制造方法所形成的器件的剖面示意图；

图2a～2e是本发明实施例一的背照式CMOS影像传感器的制造方法所形成的器件的剖面示意图；

图3是本发明实施例二的背照式CMOS影像传感器的制造方法所形成的器件的剖面示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的背照式CMOS影像传感器及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

如背景技术中所述，现有技术中形成背照式CMOS影像传感器所需的工艺时间较长，从而导致机台的产能较低，进而导致产品的制造成本较高。进一步研究发现，在现有的背照式CMOS影像传感器的制造过程中，业界习惯将像素晶圆及逻辑晶圆中最靠近的两层金属层连通，由此导致沟槽工艺需要刻蚀2微米左右的介质层（通常为二氧化硅材料），如此厚的介质层的刻蚀工艺直接导致了机台的产能很低，WPH大约为3。

为此，本申请发明人改变了现有工艺的这一做法，将像素晶圆中最靠近半导体衬底的金属层与逻辑晶圆中最靠近像素晶圆的金属层连接，由此降低了沟槽工艺中需要刻蚀的介质层的厚度，进而提高了机台的产能。通过本申请的背照式CMOS影像传感器的制造方法，WPH将达到6～10。此外，在本申请的背照式CMOS影像传感器的制造方法中，深孔工艺所需要刻蚀的介质层厚度将不发生改变，也即该制造方法没有提高深孔工艺所需的工艺时间。

具体的，所述背照式CMOS影像传感器的制造方法包括：

提供逻辑晶圆及像素晶圆，其中，所述逻辑晶圆包括第一半导体衬底，形成于所述第一半导体衬底表面的第一介质层，形成于所述第一介质层中的第一金属层及形成于所述第一介质层表面的第一键合层，并且所述第一金属层靠近所述第一键合层；所述像素晶圆包括第二半导体衬底，形成于所述第二半导体衬底表面的第二介质层，形成于所述第二介质层中的第二金属层及形成于所述第二介质层表面的第二键合层，并且所述第二金属层靠近所述第二半导体衬底；所述逻辑晶圆及像素晶圆通过所述第一键合层及第二键合层键合在一起；

刻蚀部分所述第二半导体衬底，形成第一开口，所述第一开口露出部分所述第二介质层；并在所述第二半导体衬底表面及所述第二介质层表面形成缓冲层；

刻蚀部分所述缓冲层、部分所述第二介质层、部分所述第二键合层及部分所述第一键合层，形成第二开口，所述第二开口露出部分所述第一金属层；

刻蚀部分所述缓冲层，形成第三开口，所述第三开口露出部分所述第二金属层；

形成连接层，所述连接层连接所述第一金属层及所述第二金属层。

接下去，通过实施例一及图2a～2e，进一步描述所述背照式CMOS影像传感器的制造方法。

【实施例一】

请参考图2a～2e，其为本发明实施例一的背照式CMOS影像传感器的制造方法所形成的器件的剖面示意图。

如图2a所示，提供逻辑晶圆50及像素晶圆60，其中，所述逻辑晶圆50包括第一半导体衬底51，形成于所述第一半导体衬底51表面的第一介质层52，形成于所述第一介质层52中的第一金属层53及形成于所述第一介质层52表面的第一键合层54，并且所述第一金属层53靠近所述第一键合层54；所述像素晶圆60包括第二半导体衬底61，形成于所述第二半导体衬底61表面的第二介质层62，形成于所述第二介质层62中的第二金属层63及形成于所述第二介质层62表面的第二键合层64，并且所述第二金属层63靠近所述第二半导体衬底61；所述逻辑晶圆50及像素晶圆60通过所述第一键合层54及第二键合层64键合在一起。进一步的，所述第一介质层52及第一键合层54之间可形成有保护层，所述第二介质层62及第二键合层64之间可形成有保护层，由此在逻辑晶圆50及像素晶圆60键合的过程中，保护逻辑晶圆50及像素晶圆60上的器件结构。

接着，如图2b所示，刻蚀部分所述第二半导体衬底61，形成第一开口71，所述第一开口71露出部分所述第二介质层62；并在所述第二半导体衬底61表面及所述第二介质层62表面形成缓冲层70。通过所述缓冲层70能够修复在形成第一开口71的过程中，对于第二半导体衬底61的伤害；同时，保护所述第二半导体衬底61，防止所述第二半导体衬底61在后续工艺过程中受到伤害，特别的，防止所述第二半导体衬底61在后续形成第二开口及第三开口的刻蚀工艺过程中受到伤害。优选的，所述缓冲层70为二氧化硅层，其通过淀积或者氧化工艺形成，例如，通过化学气相沉积工艺形成所述缓冲层70。进一步的，所述缓冲层70的厚度为500埃～5000埃，例如，所述缓冲层70的厚度为500埃、600埃、800埃、1000埃、1500埃、2000埃、2500埃、3000埃、3500埃、4500埃或者5000埃。

接着，如图2c所示，刻蚀部分所述缓冲层70、部分所述第二介质层62、部分所述第二键合层64及部分所述第一键合层54，形成第二开口72，所述第二开口72露出部分所述第一金属层53。在本实施例中，可以利用湿法刻蚀工艺形成所述第二开口72，例如，利用盐酸或者硫酸刻蚀液形成所述第二开口72，对此，本申请不作限定。

接着，如图2d所示，刻蚀部分所述缓冲层70，形成第三开口73，所述第三开口73露出部分所述第二金属层63。在本实施例中，可以利用湿法刻蚀工艺形成所述第三开口73，例如，利用盐酸或者硫酸刻蚀液形成所述第三开口73，对此，本申请不作限定。

最后，如图2e所示，形成连接层80，所述连接层80连接所述第一金属层53及所述第二金属层63。通过连接层80将第一金属层53及第二金属层63连通，从而实现了逻辑晶圆50与像素晶圆60的互连。其中，所述连接层80的材料为金属，例如铝或者铜；其可通过物理气相沉积工艺形成。

在上述的背照式CMOS影像传感器的制造方法中，第二金属层63靠近第二半导体衬底61，通过在缓冲层70上开口，便可露出所述第二金属层63，由此与现有技术的背照式CMOS影像传感器的制造方法相比，减少了露出所述第二金属层所需刻蚀的介质层厚度，也即减少了露出所述第二金属层所需的工艺时间，从而提高了机台产能，进而降低了制造成本。

其中，通过上述制造方法制得的背照式CMOS影像传感器包括：逻辑晶圆50及像素晶圆60，其中，所述逻辑晶圆50包括第一半导体衬底51，形成于所述第一半导体衬底51表面的第一介质层52，形成于所述第一介质层52中的第一金属层53及形成于所述第一介质层52表面的第一键合层54，并且所述第一金属层53靠近所述第一键合层54；所述像素晶圆60包括第二半导体衬底61，形成于所述第二半导体衬底61表面的第二介质层62，形成于所述第二介质层62中的第二金属层63及形成于所述第二介质层62表面的第二键合层64，并且所述第二金属层63靠近所述第二半导体衬底61；所述逻辑晶圆50及像素晶圆60通过所述第一键合层54及第二键合层64键合在一起；及连接层80，所述连接层80连接所述第一金属层53及所述第二金属层63。进一步的，还包括缓冲层70，所述缓冲层70形成于所述第二半导体衬底61表面。

【实施例二】

本实施例二与实施例一的差别在于，除了第二金属层之外，所述像素晶圆还包括一层或者多层金属层，所述一层或者多层金属层与所述第二金属层连接；与所述第二金属层相比，所述一层或者多层金属层远离所述第二半导体衬底。

具体的，请参考图3，其为本发明实施例二的背照式CMOS影像传感器的制造方法所形成的器件的剖面示意图。如图3所示，在本实施例中，提供了逻辑晶圆50及像素晶圆60，其中，所述逻辑晶圆50包括第一半导体衬底51，形成于所述第一半导体衬底51表面的第一介质层52，形成于所述第一介质层52中的第一金属层53及形成于所述第一介质层52表面的第一键合层54，并且所述第一金属层53靠近所述第一键合层54；所述像素晶圆60包括第二半导体衬底61，形成于所述第二半导体衬底61表面的第二介质层62，形成于所述第二介质层62中的第二金属层63及形成于所述第二介质层62表面的第二键合层64，并且所述第二金属层63靠近所述第二半导体衬底61；所述逻辑晶圆50及像素晶圆60通过所述第一键合层54及第二键合层64键合在一起。进一步的，所述像素晶圆60还包括两层金属层65，所述两层金属层65均与所述第二金属层63连接（在此，其中一金属层65与另一金属层65连接，另一金属层65与第二金属层63连接，以此实现了所述两层金属层65均与所述第二金属层63连接）；与所述第二金属层63相比，所述两层金属层65均远离所述第二半导体衬底61。

在本实施例二中，所述像素晶圆60中有更多金属层，从而可以实现更多器件功能。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。