JP2000195825A - Manufacture of semiconductor device - Google Patents
- ️Fri Jul 14 2000
【０００１】[0001]
【発明の属する技術分野】基板上にチップ単位で形成さ
れた回路部を各チップ単位に分割する半導体装置の製造
方法に関し、特にＩＣカードのように曲げなどによる応
力が発生しやすいものに組み込まれる半導体装置の製造
方法に適用して好適である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device in which a circuit section formed on a substrate in units of chips is divided into units of chips. It is suitable for application to a method for manufacturing a semiconductor device.
【０００２】[0002]
【従来の技術】従来では、チップ単位で分割される半導
体装置の製造方法を以下のように、行っている。この半
導体装置の製造工程を図３に示し、この図に基づいて説
明する。まず、シリコン基板２１上の一面側に回路形成
を行ったのち、回路２２が形成された面にテープ２３を
貼付け、その後、図３（ａ）に示すように、シリコン基
板２１のうち回路２２の形成が成されていない側の面を
研削砥石２４等によって研削、研磨することでシリコン
基板２１を薄肉化させる。2. Description of the Related Art Conventionally, a method of manufacturing a semiconductor device divided into chips is performed as follows. The manufacturing process of this semiconductor device is shown in FIG. 3 and will be described with reference to FIG. First, after forming a circuit on one surface side of the silicon substrate 21, a tape 23 is attached to the surface on which the circuit 22 is formed, and then, as shown in FIG. The silicon substrate 21 is thinned by grinding and polishing the surface on which the formation is not performed with a grinding wheel 24 or the like.
【０００３】次に、図３（ａ）に示すように、シリコン
基板２１の回路２２が形成された面に貼り付けられたテ
ープ２３をはがし、シリコン基板２１の回路２が形成さ
れていない面にもう一度テープ２３を貼り付ける。そし
て、回路２２が形成された面の回路２２を目視などで確
認しつつ、ダイシングブレード２５にてシリコン基板２
１をチップ単位に分割する。このようにして、チップ単
位で分割された半導体装置を完成させている。Next, as shown in FIG. 3A, the tape 23 attached to the surface of the silicon substrate 21 on which the circuit 22 is formed is peeled off, and the surface of the silicon substrate 21 on which the circuit 2 is not formed is removed. The tape 23 is applied again. Then, while visually checking the circuit 22 on the surface on which the circuit 22 is formed, the silicon substrate 2 is
1 is divided into chip units. In this way, a semiconductor device divided into chips is completed.
【０００４】なお、図示しないが、近年では、まずシリ
コン基板をダイシングカット（切断加工）したり、シリ
コン基板に溝を形成（溝加工）することによって分割し
ておき、その後、シリコン基板の薄肉化加工を施す場合
もある。In recent years, although not shown, the silicon substrate is first divided by dicing and cutting (cutting) or by forming a groove (groove processing) in the silicon substrate, and then the silicon substrate is thinned. Processing may be applied.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、従来の
方法によると、薄肉化や、切断加工、若しくは溝加工を
行った後に、次の工程に進まなければならないため、こ
れらの工程で基板強度が著しく低下したシリコン基板が
ハンドリング時に割れたり、欠けてしまったりするとい
う問題があった。However, according to the conventional method, it is necessary to proceed to the next step after thinning, cutting, or grooving, so that the substrate strength is remarkably increased in these steps. There has been a problem that the lowered silicon substrate is broken or chipped during handling.
【０００６】また、研削時や切断加工時等においても回
路形成後に行っていることから、シリコン基板に形成さ
れた複数の膜の研削、切断時に研削砥石やダイシングブ
レードが目詰まりを起こし、シリコン基板に割れを発生
させたり、チップが部分的に剥離してしまうというチッ
ピングを発生させるという問題がある。さらに、回路形
成後におけるシリコン基板の研削、研磨、エッチング加
工で発生するチッピングは、回路に影響を及ぼすと共に
外部応力に対するチップの強度低下を招くという問題を
発生させる。In addition, since grinding and cutting are performed after circuit formation, the grinding wheel and dicing blade are clogged when grinding and cutting a plurality of films formed on the silicon substrate, and the silicon substrate is clogged. There is a problem that cracks occur in the chip or chipping occurs in which the chip is partially peeled. Furthermore, chipping that occurs during grinding, polishing, and etching of the silicon substrate after the formation of the circuit affects the circuit and causes a reduction in chip strength against external stress.
【０００７】本発明は上記問題に鑑みて成され、基板の
割れやチッピングの発生を防止できる半導体装置の製造
方法を提供することを目的とする。The present invention has been made in view of the above problems, and has as its object to provide a method of manufacturing a semiconductor device which can prevent cracking and chipping of a substrate.
【０００８】[0008]
【課題を解決するための手段】上記問題を解決するため
に、請求項１に記載の発明においては、回路基板（１）
を支持基板（２）と接合して補強する工程と、回路基板
（１）を薄膜化する工程と、薄膜化した回路基板（１）
を支持基板（２）に支持させた状態で、回路基板（１）
内に確定される複数の回路形成領域が回路基板（１）の
他の回路形成領域から空間を隔てて分離されるように、
個々のチップ状に分離する工程と、を有することを特徴
としている。In order to solve the above problem, according to the first aspect of the present invention, a circuit board (1) is provided.
Bonding the substrate with the support substrate (2) to reinforce the circuit board, making the circuit board (1) thinner, and making the circuit board (1) thinner
With the circuit board (1) supported by the support board (2).
The plurality of circuit formation areas defined in the circuit board (1) are separated from other circuit formation areas by a space,
And separating into individual chips.
【０００９】このように、回路基板（１）を支持基板
（２）で補強した状態で、回路基板（１）における複数
の回路形成領域のそれぞれを個々のチップ状に分離させ
ることで、回路基板（１）の割れやチッピングを防止で
きる。請求項２に記載の発明においては、回路基板
（１）をこの回路基板（１）に対してエッチング選択性
が有る貼り合わせ膜（３）を介して支持基板（２）と接
合する工程と、薄膜化した回路基板（１）を支持基板
（２）に支持させた状態で、回路基板（１）に溝（６）
を形成し、回路基板（１）を個々のチップ状に分離する
工程と、回路基板（１）に形成した溝（６）をこの回路
基板（１）に対しエッチング選択性が有る材料にて埋め
る工程と、回路基板（１）に対し回路部（８）を形成す
る工程と、回路部（８）を形成した後、溝（６）を埋め
た材料をエッチング除去する工程と、回路基板（１）と
支持基板（２）とを接合している貼り合わせ膜（３）を
除去する工程とを有することを特徴としている。As described above, in a state where the circuit board (1) is reinforced by the support board (2), each of the plurality of circuit formation regions on the circuit board (1) is separated into individual chips, thereby providing the circuit board. The cracking and chipping of (1) can be prevented. In the invention according to claim 2, a step of joining the circuit board (1) to the support board (2) via a bonding film (3) having etching selectivity with respect to the circuit board (1); With the thinned circuit board (1) supported by the support board (2), the groove (6) is formed in the circuit board (1).
And separating the circuit board (1) into individual chips, and filling the groove (6) formed in the circuit board (1) with a material having etching selectivity with respect to the circuit board (1). A step of forming a circuit portion (8) on the circuit board (1), a step of forming the circuit portion (8), and then etching and removing a material filling the groove (6); ) And the step of removing the bonding film (3) joining the supporting substrate (2).
【００１０】このように、支持基板（２）を用いて補強
してチップ化する際に、支持基板（２）との接合部およ
び個々のチップ化した溝（６）の埋め込みにエッチング
選択性のある材料を用い、これらの材料を除去すること
によって容易にチップが支持基板（２）から解放される
ようにできる。これにより、回路部（８）を形成したチ
ップにダメージを与えることなく、チップ化を可能にで
きる。As described above, when the support substrate (2) is used to reinforce and form a chip, the etching selectivity is formed in the joint portion with the support substrate (2) and the filling of the individual chip grooves (6). By using certain materials and removing these materials, the chip can be easily released from the support substrate (2). This makes it possible to form a chip without damaging the chip on which the circuit section (8) is formed.
【００１１】請求項３に記載の発明においては、回路基
板（１）と支持基板（２）とを接合している貼り合わせ
膜（３）と、溝（６）を埋めた埋め込み材料（７）とが
同じエッチング液に対してエッチング可能な材料で構成
することを特徴としている。このように、貼り合わせ膜
（３）と埋め込み材料（７）とが同じエッチング液で除
去可能となっているため、エッチング工程を共通化する
ことが出来、製造工程の簡略化を図ることができる。た
とえば、請求項８に示すように、貼り合わせ膜（３）及
び埋め込み材料（７）として酸化膜を用いることができ
る。According to the third aspect of the present invention, the bonding film (3) joining the circuit board (1) and the support substrate (2), and the filling material (7) filling the groove (6). Are made of a material that can be etched with the same etchant. As described above, since the bonding film (3) and the filling material (7) can be removed with the same etching solution, the etching process can be shared and the manufacturing process can be simplified. . For example, as described in claim 8, an oxide film can be used as the bonding film (3) and the filling material (7).
【００１２】請求項４に記載の発明においては、溝
（６）を埋めた埋め込み材料（７）は、回路基板（１）
の表面に対して平坦化されるものであることを特徴とし
ている。このような平坦化を行なうことにより、回路基
板（１）に回路素子を形成する再に、分離した溝（６）
の段差による影響を無くし、回路素子形成を容易にでき
る。[0012] In the invention according to claim 4, the filling material (7) filling the groove (6) is provided on the circuit board (1).
Characterized in that the surface is flattened. By performing such planarization, the separated grooves (6) are formed again when circuit elements are formed on the circuit board (1).
The effect of the step is eliminated, and the formation of circuit elements can be facilitated.
【００１３】請求項５に記載の発明においては、回路形
成用の第１の基板（１）を用意する工程と、支持基板と
しての第２の基板（２）を用意する工程と、第１の基板
（１）と第２の基板（２）とを貼り合わせ膜（３）にて
貼り合わせる工程と、第１の基板（１）を薄肉化させる
工程と、選択エッチングにて薄肉化させた第１の基板
（１）に溝（６）を形成し、該第１の基板（１）をチッ
プ単位に分割する工程と、チップ単位に分割された第１
の基板（１）上に回路部（８）を形成する工程と、埋め
込み材料（７）および貼り合わせ膜（３）を除去するこ
とにより、第１の基板（１）を第２の基板（２）から分
離する工程と、を含んでいることを特徴としている。In the invention described in claim 5, a step of preparing a first substrate (1) for forming a circuit, a step of preparing a second substrate (2) as a support substrate, A step of bonding the substrate (1) and the second substrate (2) with the bonding film (3), a step of thinning the first substrate (1), and a step of thinning by selective etching. Forming a groove (6) in one substrate (1) and dividing the first substrate (1) into chips;
Forming the circuit portion (8) on the substrate (1), and removing the burying material (7) and the bonding film (3), thereby converting the first substrate (1) to the second substrate (2). ).
【００１４】このように、第１の基板（１）の薄肉化、
分割を支持基板としての第２の基板（２）に貼り付けた
状態で行うことにより、第１の基板（１）が応力によっ
て割れることを防止でき、回路形成前に基板（１）の薄
肉化チップ化を行うことにより薄肉化、チップ化の加工
対象材料が１〜２種類となり、加工が容易に行える。ま
た、支持基板に貼り付けたままの状態で回路部（８）の
形成などを行うことによって、薄肉化された第１の基板
（１）がハンドリング時などに割れることを防止でき、
さらに、回路部（８）の形成後に貼り合わせ膜（３）を
除去することによって第１の基板（１）をチップ単位に
分割することで、第１の基板（１）におけるチッピング
の発生が防止できる。Thus, the thickness of the first substrate (1) is reduced,
By performing the division while being attached to the second substrate (2) as a supporting substrate, the first substrate (1) can be prevented from cracking due to stress, and the thickness of the substrate (1) can be reduced before circuit formation. By performing chip formation, the material to be processed for thinning and chip formation becomes one or two types, and processing can be easily performed. In addition, by forming the circuit portion (8) while being attached to the support substrate, the thinned first substrate (1) can be prevented from cracking during handling, etc.
Furthermore, the first substrate (1) is divided into chips by removing the bonding film (3) after the formation of the circuit portion (8), thereby preventing the occurrence of chipping on the first substrate (1). it can.
【００１５】なお、請求項６に示すように、溝（６）内
を埋め込み材料（７）で埋め込むようにしてもよい。こ
の場合には、チップ単位に分割する際に埋め込み材料
（７）を除去するようにすればよい。なお、請求項９に
示すように、溝形成は、例えばエッチングにて行なうこ
とができる。The groove (6) may be filled with a filling material (7). In this case, it is only necessary to remove the embedding material (7) when dividing into chips. In addition, the groove can be formed by, for example, etching.
【００１６】請求項７に記載の発明においては、第１の
基板（１）と第２の基板（２）との分離工程は、第１の
基板（１）の回路部（８）が形成された側の面に、穴が
形成されたテープ（１０）を貼り付ける工程を含み、穴
部からエッチング液を透過させることによって、埋め込
み材料（７）および貼り合わせ膜（３）の除去を行うこ
とを特徴としている。In the invention according to claim 7, in the step of separating the first substrate (1) and the second substrate (2), the circuit portion (8) of the first substrate (1) is formed. Removing the embedding material (7) and the bonding film (3) by permeating an etching solution through the hole, including a step of attaching a tape (10) having a hole to the surface on the side of the hole. It is characterized by.
【００１７】このように、穴が形成されたテープ（１
０）に第１の基板（１）を貼り付けておけば、第１の基
板（１）と第２の基板（２）とを分離したときにチップ
単位に分割された第１の基板（１）をテープ（１０）に
貼り付けられたままの状態で残すことができる。また、
請求項１０に示すように、第１の基板（１）を分割する
工程は、第１の基板（１）上に窒化膜（５）を配置する
工程と、チップ単位で分割するライン上に配置された窒
化膜（５）及び第１の基板（１）をフォトリソグラフィ
によって選択的に除去し、第１の基板（１）を分割する
工程と、によって行うことができる。As described above, the tape (1
If the first substrate (1) is attached to the first substrate (1), the first substrate (1) divided into chips when the first substrate (1) and the second substrate (2) are separated from each other. ) Can be left attached to the tape (10). Also,
As described in claim 10, the step of dividing the first substrate (1) includes the step of arranging a nitride film (5) on the first substrate (1) and the step of arranging the nitride film (5) on a line divided in units of chips. And selectively removing the nitride film (5) and the first substrate (1) by photolithography to divide the first substrate (1).
【００１８】なお、この場合には、請求項１１に示すよ
うに溝内を埋め込む工程の際に、窒化膜（５）上を含み
溝内に埋め込み材料（７）を成膜し、窒化膜（５）をス
トッパーとして埋め込み材料（７）を研磨するようにす
ればよい。In this case, in the step of filling the inside of the groove, a filling material (7) is formed in the groove including the nitride film (5), and the nitride film (7) is formed. The embedding material (7) may be polished using 5) as a stopper.
【００１９】[0019]
【発明の実施の形態】以下、図に示す実施形態に従って
説明する。図１、図２に本発明の一実施形態を適用した
半導体装置の製造方法を示す。以下、図１、図２に基づ
いて半導体装置の製造方法について説明する。 ［図１（ａ）に示す工程］まず、回路形成用のシリコン
基板１と支持基板としてのシリコン基板２を用意する。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 and 2 show a method for manufacturing a semiconductor device to which one embodiment of the present invention is applied. Hereinafter, a method of manufacturing a semiconductor device will be described with reference to FIGS. [Step shown in FIG. 1A] First, a silicon substrate 1 for forming a circuit and a silicon substrate 2 as a support substrate are prepared.
【００２０】そして、支持基板としてのシリコン基板２
を熱酸化することにより、シリコン基板２に酸化膜３
（あるいは窒化膜）を形成する。次に、酸化膜３の表面
を活性化させた後、回路形成用のシリコン基板１を酸化
膜３の上に配置し、シリコン基板１とシリコン基板２と
を接合させる。これにより、酸化膜３を介してシリコン
基板１、２が一体となった基板が形成される。Then, a silicon substrate 2 as a support substrate
Is thermally oxidized to form an oxide film 3 on the silicon substrate 2.
(Or a nitride film). Next, after activating the surface of the oxide film 3, the silicon substrate 1 for forming a circuit is disposed on the oxide film 3, and the silicon substrate 1 and the silicon substrate 2 are joined. As a result, a substrate in which the silicon substrates 1 and 2 are integrated via the oxide film 3 is formed.
【００２１】［図１（ｂ）に示す工程］研削砥石による
研削、ＣＭＰ研磨、エッチングなどによって回路形成用
のシリコン基板１を薄肉化させる。これにより、シリコ
ン基板１を数μ〜１００μｍ程度の膜厚にする。このと
き、支持基板としてのシリコン基板２と貼り合わせた状
態でシリコン基板１の薄肉化を実施しているため、シリ
コン基板１を薄肉化させてもシリコン基板１が強度低下
によって割れたりすることはない。[Step shown in FIG. 1B] The silicon substrate 1 for circuit formation is thinned by grinding with a grinding wheel, CMP polishing, etching or the like. Thus, the thickness of the silicon substrate 1 is reduced to about several μm to 100 μm. At this time, since the thickness of the silicon substrate 1 is reduced while being bonded to the silicon substrate 2 as a support substrate, even if the silicon substrate 1 is reduced in thickness, the silicon substrate 1 does not break due to a decrease in strength. Absent.
【００２２】また、何も膜を形成していない状態でシリ
コン基板１を薄肉化させているため、複数の膜が形成さ
れている場合のように、研削砥石が目詰まりすることが
なく、よりシリコン基板１の割れを防止することができ
る。薄肉化したシリコン基板１の表面に薄い酸化膜４を
形成した後、酸化膜４上に窒化膜５を形成する。Further, since the silicon substrate 1 is thinned in a state where no film is formed, unlike a case where a plurality of films are formed, the grinding wheel is not clogged, and Cracking of the silicon substrate 1 can be prevented. After a thin oxide film 4 is formed on the surface of the thinned silicon substrate 1, a nitride film 5 is formed on the oxide film 4.
【００２３】［図１（ｃ）に示す工程］フォトリソグラ
フィによって、後にチップ単位に分割する分割ライン上
における窒化膜５及び酸化膜４を除去する。さらに、窒
化膜５及び酸化膜４をマスクとしてＢｒ系やＦ系ガスを
用いたドライエッチングを施し、シリコン基板１に溝６
を形成する。これにより、シリコン基板１がチップ単位
に分割された状態となる。[Step shown in FIG. 1 (c)] The nitride film 5 and the oxide film 4 on the dividing line to be divided into chips later are removed by photolithography. Further, using the nitride film 5 and the oxide film 4 as a mask, dry etching using a Br-based or F-based gas is performed to form a groove 6 in the silicon substrate 1.
To form As a result, the silicon substrate 1 is divided into chips.
【００２４】このとき、支持基板としてのシリコン基板
２と一体となることによってシリコン基板１が実質的に
厚肉と成っている状態で、かつエッチングによる溝６形
成によってシリコン基板１の分割を実施しているため、
シリコン基板１の分割時にチッピングが発生しないよう
にできる。また、シリコン基板１に何も形成していない
状態でエッチングを行っているため、容易に上記分割を
行うことができる。なお、溝６の形成はエッチングでは
なくダイシングにて行なうことも可能である。At this time, the silicon substrate 1 is made substantially thick by being integrated with the silicon substrate 2 as a supporting substrate, and the silicon substrate 1 is divided by forming grooves 6 by etching. Because
Chipping can be prevented from occurring when the silicon substrate 1 is divided. Further, since the etching is performed in a state where nothing is formed on the silicon substrate 1, the above division can be easily performed. The groove 6 can be formed by dicing instead of etching.
【００２５】［図１（ｄ）に示す工程］窒化膜５上に酸
化膜７を堆積させたのち、酸化膜７を研磨することによ
って溝６内に酸化膜７を埋め込む。このとき、窒化膜５
を残してあるため、窒化膜５をストッパーとして研磨が
終了できる。その後、窒化膜５を除去する。以下、この
とき溝６を埋め込んだ酸化膜７を埋め込み酸化膜とい
う。[Step shown in FIG. 1D] After an oxide film 7 is deposited on the nitride film 5, the oxide film 7 is polished to fill the trench 6 with the oxide film 7. At this time, the nitride film 5
, Polishing can be completed using the nitride film 5 as a stopper. After that, the nitride film 5 is removed. Hereinafter, the oxide film 7 filling the groove 6 at this time is referred to as a buried oxide film.
【００２６】［図２（ａ）に示す工程］チップ単位に分
割されたシリコン基板１の各チップ毎に、ＬＳＩ等の回
路部８を形成する。なお、この回路部８は、パッシベー
ション膜９によって覆われているが、後述する埋め込み
酸化膜７除去工程（図２（ｃ）に示す工程）時に、エッ
チング液が埋め込み酸化膜７と接触できるように、フォ
トエッチングなどによって埋め込み酸化膜７を露出させ
ておくのが好ましい。但し、回路部８形成時に埋め込み
酸化膜７上に形成された各種絶縁膜が、埋め込み酸化膜
７除去時に十分に除去できる程度、具体的にはパッシベ
ーション膜９の機能が失われるくらいにパッシベーショ
ン膜９が除去される前に除去されてしまう程度であれ
ば、埋め込み酸化膜７を必ずし露出させる必要はない。[Step shown in FIG. 2A] A circuit section 8 such as an LSI is formed for each chip of the silicon substrate 1 divided into chip units. The circuit portion 8 is covered with the passivation film 9 so that the etching solution can be brought into contact with the buried oxide film 7 during a buried oxide film 7 removing step (a step shown in FIG. 2C) described later. It is preferable to expose the buried oxide film 7 by photo etching or the like. However, the passivation film 9 is formed to such an extent that the various insulating films formed on the buried oxide film 7 when the circuit portion 8 is formed can be sufficiently removed when the buried oxide film 7 is removed, specifically, so that the function of the passivation film 9 is lost. It is not always necessary to expose the buried oxide film 7 as long as it is removed before it is removed.
【００２７】［図２（ｂ）に示す工程］テープ１０を貼
付けたリング部材１１をシリコン基板１の上面、つまり
回路部８が形成された表面に配置することにより、シリ
コン基板１をテープ１０に貼り付ける。このリング部材
１１に貼り付けられているテープ１０は、網目状のもの
であり、エッチング液などが透過できる構成となってい
る。[Step shown in FIG. 2 (b)] By arranging the ring member 11 to which the tape 10 is attached on the upper surface of the silicon substrate 1, that is, the surface on which the circuit portion 8 is formed, the silicon substrate 1 is attached to the tape 10. paste. The tape 10 affixed to the ring member 11 has a mesh-like shape, and has a configuration that allows an etchant or the like to pass therethrough.
【００２８】［図２（ｃ）に示す工程］テープ１０の穴
からエッチング液を透過させることにより、埋め込み酸
化膜７を除去し、さらにシリコン基板１とシリコン基板
２の間に挟まれている酸化膜３を除去する。これによ
り、チップ単位に分割された状態のシリコン基板１がテ
ープ１０に貼り付けられた状態で残る。この後、テープ
１０からシリコン基板１を剥がすことによって、チップ
とされたシリコン基板１が得られる。[Step shown in FIG. 2 (c)] The buried oxide film 7 is removed by allowing the etching solution to pass through the hole of the tape 10, and the oxidized film sandwiched between the silicon substrate 1 and the silicon substrate 2 is further removed. The film 3 is removed. As a result, the silicon substrate 1 divided into chips remains in a state of being attached to the tape 10. Thereafter, the silicon substrate 1 is peeled off from the tape 10 to obtain the silicon substrate 1 as a chip.
【００２９】このように、シリコン基板１の分割を支持
基板としてのシリコン基板２に貼り付けた状態で行うこ
とにより、シリコン基板１が応力によって割れることを
防止でき、支持基板に貼り付けたままの状態で回路部８
形成などを行うことによって、薄肉化されたシリコン基
板１がハンドリング時などに割れることを防止でき、回
路形成前に薄肉化、チップ化することにより、加工大正
材料が減り加工を容易に行うことができ、回路部８形成
後に埋め込み酸化膜７および酸化膜３を除去することに
よってシリコン基板１をチップ単位に分割することによ
り、シリコン基板１にチッピングが発生することを防止
することができる。As described above, by dividing the silicon substrate 1 while attaching it to the silicon substrate 2 serving as the support substrate, the silicon substrate 1 can be prevented from cracking due to stress, and can be kept attached to the support substrate. Circuit part 8 in the state
By forming the thinned silicon substrate 1, it is possible to prevent the thinned silicon substrate 1 from being broken at the time of handling and the like. By dividing the silicon substrate 1 into chips by removing the buried oxide film 7 and the oxide film 3 after the formation of the circuit portion 8, chipping of the silicon substrate 1 can be prevented.
【００３０】なお、本実施形態では、回路形成用の基板
や支持基板としてシリコン基板１、２を用いているが、
他のものを基板として用いてもよい。また、埋め込み酸
化膜７によって溝６内を埋め込んでいるが、エッチング
液の選択によりシリコン基板１がエッチングされず、溝
６内の埋め込み材料がエッチングされる材料であれば他
の材料、例えば窒化膜を用いてもよい。なお、窒化膜や
酸化膜は共にフッ素系のエッチング液にて除去できるた
め、例えば、基板の貼り合わせ用の酸化膜３を窒化膜で
構成し、溝６の酸化膜７と同じエッチング除去するよう
にしても良い。In this embodiment, the silicon substrates 1 and 2 are used as a substrate for forming a circuit and a support substrate.
Others may be used as the substrate. Although the trench 6 is filled with the buried oxide film 7, the silicon substrate 1 is not etched by the selection of an etching solution, and any other material, such as a nitride film, is used as long as the filling material in the trench 6 is etched. May be used. Since both the nitride film and the oxide film can be removed with a fluorine-based etchant, for example, the oxide film 3 for bonding the substrates is made of a nitride film, and is removed by the same etching as the oxide film 7 in the groove 6. You may do it.
【００３１】さらに、シリコン基板２の表面に熱酸化に
よって酸化膜３を形成しているが、他の方法によって形
成してもよく、またシリコン基板１とシリコン基板２を
貼り合わせられる材料で、かつ埋め込み酸化膜除去工程
の際に選択的に除去できる材質であれば他のものであっ
てもよい。Further, although the oxide film 3 is formed on the surface of the silicon substrate 2 by thermal oxidation, the oxide film 3 may be formed by another method, and is made of a material capable of bonding the silicon substrate 1 and the silicon substrate 2; Other materials may be used as long as they can be selectively removed in the embedded oxide film removing step.
【図１】本発明の一実施形態を適用した半導体装置の製
造工程を示す図である。FIG. 1 is a diagram showing a manufacturing process of a semiconductor device to which an embodiment of the present invention is applied.
【図２】図１に続く半導体装置の製造工程を示す図であ
る。FIG. 2 is a view illustrating a manufacturing process of the semiconductor device following FIG. 1;
【図３】従来における半導体装置の製造工程を示す図で
ある。FIG. 3 is a view showing a manufacturing process of a conventional semiconductor device.
１…回路形成用のシリコン基板、２…支持基板としての
シリコン基板、３…酸化膜、４…酸化膜、５…窒化膜、
６…溝、７…埋め込み酸化膜、８…回路部、９…パッシ
ベーション膜、１０…テープ、１１…リング部材。DESCRIPTION OF SYMBOLS 1 ... Silicon substrate for circuit formation, 2 ... Silicon substrate as a support substrate, 3 ... Oxide film, 4 ... Oxide film, 5 ... Nitride film,
6 groove, 7 buried oxide film, 8 circuit part, 9 passivation film, 10 tape, 11 ring member.