JP2002164873A - Digital audio device - Google Patents
- ️Fri Jun 07 2002
【０００１】[0001]
【発明の属する技術分野】本発明は、デジタル・オーデ
ィオ装置に関し、さらに詳細には、ＵＳＢ（ユニバーサ
ル・シリアル・バス）やＩＥＥＥ１３９４規格のバスな
どに接続する際に用いて好適なデジタル・オーディオ装
置に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a digital audio device, and more particularly, to a digital audio device suitable for use when connecting to a USB (Universal Serial Bus) or an IEEE 1394 standard bus. .
【０００２】[0002]
【従来の技術】従来より、電子楽器の分野においては、
デジタル・データ転送方式として、プラグ・アンド・プ
レイに対応したＵＳＢを用いて複数台の電子楽器などの
各種の機器間を接続して、一つの演奏システムを構築す
ることが行われている。2. Description of the Related Art Conventionally, in the field of electronic musical instruments,
As a digital data transfer method, a single performance system is constructed by connecting various devices such as a plurality of electronic musical instruments using a USB compatible with plug and play.
【０００３】ここで、ＵＳＢ規格とは、パーソナル・コ
ンピュータなどからなるホスト・コントローラ（以下、
「マスター」と称する。）とその周辺機器（以下、「ス
レーブ」と称する。）との接続を容易にすることなどを
目的とした規格である。ＵＳＢ規格においては、複数の
スレーブが１本の伝送ケーブルを時分割で利用して、マ
スターとの間でデジタル・データの送受信を行う。な
お、ＵＳＢの接続環境においては、基本的にはマスター
は１台しか許容されず、マスターを経由せずにスレーブ
間でデータ転送を行うことはできない。Here, the USB standard means a host controller (hereinafter, referred to as a personal computer) composed of a personal computer or the like.
Called "master". ) And its peripheral devices (hereinafter, referred to as “slaves”). In the USB standard, a plurality of slaves transmit and receive digital data to and from a master using one transmission cable in a time-division manner. In a USB connection environment, basically only one master is allowed, and data cannot be transferred between slaves without passing through the master.
【０００４】データ転送を行う場合には、マスターは、
転送先のスレーブのアドレスと入力か出力かの識別情報
とを付したパケット（このパケットを「トークン」と称
する。）を作成し、これを転送先のスレーブに送信す
る。その後にデータ・パケットが転送先のスレーブに送
信され、転送先のスレーブではデータ・パケットの受信
を確認するために、データ・パケットを受信したときに
はハンド・シェイク・パケット（ＡＣＫ、ＮＡＫなど）
を返送する。When performing data transfer, the master:
A packet is added to the destination slave address and input / output identification information (this packet is referred to as a "token") and transmitted to the destination slave. Thereafter, the data packet is transmitted to the destination slave, and the destination slave confirms the reception of the data packet. When the data packet is received, a handshake packet (ACK, NAK, etc.) is received.
Will be returned.
【０００５】ＵＳＢ規格においては、マスターとスレー
ブとの間のデータ転送は、伝送路を「フレーム」と称す
る転送単位で時分割して用いており、このフレームは１
ｍｓ（ミリ秒）毎の繰り返しとなる。このフレームに
は、マスターとスレーブとの間におけるデータ転送のフ
レーム同期をとるための時刻情報たるフレーム情報が付
けられている。In the USB standard, data transfer between a master and a slave uses a transmission path in a time-division manner in a transfer unit called a "frame".
This is repeated every ms (milliseconds). This frame is provided with frame information as time information for establishing frame synchronization of data transfer between the master and the slave.
【０００６】このフレーム情報としては、ＳＯＦ（スタ
ート・オブ・フレーム）パケットが用いられており、こ
のＳＯＦパケットは、各フレームの先頭で送信される各
フレームの始まり示すパケットであり、常に１ｍｓに一
度の割合で送信される。As this frame information, an SOF (start of frame) packet is used. This SOF packet is a packet indicating the beginning of each frame transmitted at the beginning of each frame, and is always once every 1 ms. Sent at a rate of
【０００７】上記したＳＯＦパケットによって、マスタ
ーに接続されているスレーブは、１ｍｓの分解能でマス
ターの現在のフレーム番号を知ることができ、当該フレ
ーム番号に対応した処理を行うことができる。[0007] The SOF packet allows the slave connected to the master to know the current frame number of the master with a resolution of 1 ms, and to perform processing corresponding to the frame number.
【０００８】そして、１台のマスターに伝送ケーブルを
介して接続される複数台のスレーブは、このＳＯＦパケ
ットに従う限り、スレーブ同士の間でもマスターと同期
してフレーム同期をとることができる。[0008] A plurality of slaves connected to one master via a transmission cable can perform frame synchronization in synchronization with the master between slaves as long as the slaves follow the SOF packet.
【０００９】上記したようにＵＳＢ規格においては、マ
スターからスレーブに対して定期的にＳＯＦパケットが
送信されており、これをマスターとスレーブとの同期の
ための同期信号として使用している。As described above, in the USB standard, a SOF packet is periodically transmitted from a master to a slave, and this is used as a synchronization signal for synchronizing the master and the slave.
【００１０】従って、伝送ケーブルを足に引っかけるな
どして、伝送ケーブルがマスターあるいはスレーブから
取り外されてしまうと、マスターからスレーブへのＳＯ
Ｆパケットの送信が途絶えることになり、スレーブはマ
スターに同期できなくなり、スレーブにおいてマスター
に同期して動作していたデジタル・オーディオ処理手段
がノイズを発生したり、デジタル・オーディオ処理手段
の動作が止まってしまうという問題点があった。Therefore, when the transmission cable is detached from the master or the slave by, for example, hooking the transmission cable on the foot, the SO from the master to the slave is
The transmission of the F packet is interrupted, the slave cannot synchronize with the master, the digital audio processing means operating in synchronization with the master in the slave generates noise, or the operation of the digital audio processing means stops. There was a problem that would.
【００１１】[0011]
【発明が解決しようとする課題】本発明は、上記したよ
うな従来の技術の有する種々の問題点に鑑みてなされた
ものであり、その目的とするところは、マスターから送
信される同期信号を受信して動作を行うスレーブ側の機
器として用いた場合において、マスターから送信される
同期信号が途絶えたときに、ノイズを発生したり、ある
いはその動作が止まってしまったりすることのないよう
にしたデジタル・オーディオ装置を提供しようとするも
のである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned various problems of the prior art, and has as its object to convert a synchronization signal transmitted from a master. When used as a slave device that receives and operates, when the synchronization signal transmitted from the master is interrupted, noise is not generated or the operation is not stopped. It is intended to provide a digital audio device.
【００１２】[0012]
【課題を解決するための手段】上記目的を達成するため
に、本発明のうち請求項１に記載の発明は、所定周波数
のクロック信号を生成する生成手段と、上記生成手段に
より生成されたクロック信号に基づいて所定のサンプリ
ング周波数のデジタル・オーディオ信号を処理する処理
手段と、外部から送信された同期信号を受信する受信手
段と、上記受信手段が同期信号を受信しているときは、
上記クロック信号が同期信号の周期に同期するよう上記
生成手段を制御し、同期信号を受信していないときは、
所定の周波数のクロック信号を生成するよう上記生成手
段を制御する制御手段とを有するようにしたものであ
る。In order to achieve the above object, according to the first aspect of the present invention, there is provided a clock generating circuit for generating a clock signal having a predetermined frequency, and a clock generated by the clock generating circuit. Processing means for processing a digital audio signal of a predetermined sampling frequency based on the signal, receiving means for receiving a synchronization signal transmitted from the outside, and when the receiving means is receiving a synchronization signal,
The generation means is controlled so that the clock signal is synchronized with the period of the synchronization signal, and when the synchronization signal is not received,
And control means for controlling the generation means so as to generate a clock signal of a predetermined frequency.
【００１３】従って、本発明のうち請求項１に記載の発
明によれば、外部からの同期信号を受信しているときに
は、その同期信号に同期するようにクロック信号を生成
させ、一方、外部からの同期信号を受信していないとき
には、処理手段を適正に動作させるために必要なクロッ
ク信号を生成させることができる。Therefore, according to the first aspect of the present invention, when an external synchronization signal is received, a clock signal is generated so as to synchronize with the synchronization signal. When the synchronization signal is not received, a clock signal necessary for operating the processing means properly can be generated.
【００１４】このため、マスターから送信される同期信
号を受信して動作するスレーブ側の機器として用いた場
合において、マスターから送信される同期信号が途絶え
たときにも、デジタル・オーディオ信号を処理する処理
手段においてノイズを発生したり、あるいはその動作が
止まってしまったりするようなことが防止される。For this reason, when the device is used as a slave device that operates upon receiving a synchronization signal transmitted from the master, the digital audio signal is processed even when the synchronization signal transmitted from the master is interrupted. It is possible to prevent the processing means from generating noise or stopping its operation.
【００１５】[0015]
【発明の実施の形態】以下、添付の図面を参照しなが
ら、本発明によるデジタル・オーディオ装置の実施の形
態の一例を詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a digital audio device according to the present invention will be described in detail with reference to the accompanying drawings.
【００１６】まず、図１には、本発明の実施の形態の一
例によるデジタル・オーディオ装置のブロック構成図が
示されている。FIG. 1 is a block diagram showing a digital audio apparatus according to an embodiment of the present invention.
【００１７】このデジタル・オーディオ装置１０は、マ
スターとなるパーソナル・コンピュータ１２とＵＳＢ規
格の伝送ケーブル１４により接続されて、スレーブとし
て動作するＵＳＢオーディオ機器である。The digital audio device 10 is a USB audio device which is connected to a personal computer 12 as a master by a USB standard transmission cable 14 and operates as a slave.
【００１８】なお、ＰＣ１２は、同期信号としてＵＳＢ
規格に従って１ｋＨｚの間隔、即ち、１ｍｓに一度の割
合でＳＯＦパケットをデジタル・オーディオ装置１０へ
送信するとともに、デジタル・オーディオ装置１０へ再
生のためのデジタル・オーディオ・データを送信した
り、デジタル・オーディオ装置１０から送信されたデジ
タル・オーディオを録音のために受信する。The PC 12 uses a USB as a synchronization signal.
According to the standard, the SOF packet is transmitted to the digital audio device 10 at an interval of 1 kHz, that is, once every 1 ms, and the digital audio device 10 transmits digital audio data for reproduction, The digital audio transmitted from the device 10 is received for recording.
【００１９】デジタル・オーディオ装置１０は、ＵＳＢ
インターフェース付ＣＰＵ２０と、水晶発振器２２と、
位相同期回路２４と、アナログ／デジタル変換器ならび
にデジタル／アナログ変換器あるいはデジタル入出力部
などより構成される信号処理部２６とを有して構成され
ている。The digital audio device 10 is a USB
A CPU 20 with an interface, a crystal oscillator 22,
It comprises a phase synchronization circuit 24 and a signal processing unit 26 comprising an analog / digital converter and a digital / analog converter or a digital input / output unit.
【００２０】ＵＳＢインターフェース付ＣＰＵ２０は、
ＵＳＢパケットを解釈してＣＰＵ３２（後述する。）へ
渡すＵＳＢインターフェース３０と、ＵＳＢに関するデ
ータの処理およびＳＯＦパケットに同期するようにｔｘ
Ｉｎｔｅｒｖａｌ（「ｔｘＩｎｔｅｒｖａｌ」は、後述
するタイマー（ＴＩＭＥＲ）３４がクロック信号を生成
する際の間隔を示す。）を調節してタイマー３４が生成
するクロック信号の間隔の調節の処理を行うＣＰＵ３２
と、内部クロック・ソースとしてｔｘＩｎｔｅｒｖａｌ
間隔でクロック信号を生成するタイマー３４と、位相同
期回路２４で逓倍されたクロック信号（サンプリング・
クロック）をカウントするカウンター３６とを有する。The CPU 20 with a USB interface is
The USB interface 30 that interprets the USB packet and passes it to the CPU 32 (described later) and tx so as to synchronize with the USB-related data processing and the SOF packet
CPU 32 that adjusts an interval (“txInterval” indicates an interval when a timer (TIMER) 34 described later generates a clock signal) and adjusts an interval between clock signals generated by the timer 34.
And txInterval as the internal clock source
A timer 34 for generating a clock signal at intervals; and a clock signal (sampling and
Clock).
【００２１】水晶発振器２２は、ＣＰＵ３２の駆動用ク
ロックを生成する。The crystal oscillator 22 generates a driving clock for the CPU 32.
【００２２】位相同期回路２４は、このデジタル・オー
ディオ装置１０が現在使用しているサンプリング周波数
に従って、タイマー３４によって生成されたクロック信
号を逓倍してサンプリング・クロックとして出力する。The phase synchronization circuit 24 multiplies the clock signal generated by the timer 34 in accordance with the sampling frequency currently used by the digital audio device 10, and outputs it as a sampling clock.
【００２３】信号処理部２６は、位相同期回路２４から
出力されたサンプリング・クロックを受信して動作し、
ＵＳＢインターフェース３０を介してＰＣ１２から受け
取ったデータや、アナログ／デジタル変換器やデジタル
入力部から受け取ったデータを、デジタル／アナログ変
換器やデジタル出力部へ出力したり、それらのデータを
ＵＳＢインターフェース３０を介してＰＣ１２へ送信す
る処理を行う。The signal processing unit 26 operates by receiving the sampling clock output from the phase locked loop 24.
The data received from the PC 12 via the USB interface 30 and the data received from the analog / digital converter and the digital input unit are output to the digital / analog converter and the digital output unit, and those data are transmitted to the USB interface 30. A process of transmitting the data to the PC 12 via the PC 12 is performed.
【００２４】以上の構成において、ＵＳＢインターフェ
イス３０がＳＯＦを認識すると、ＣＰＵ３２にインタラ
プトを発生する。ＣＰＵ３２は、このインタラプトの発
生する時間間隔を位相同期回路２４が発生するクロック
で計測し、タイマー３４を制御する。従って、ＳＯＦを
受信している間は、ＳＯＦに同期したクロックにより信
号処理部２６が動作するが、ＳＯＦを受信しなくなる
と、インタラプトが発生しないためクロックはそのまま
発振を続け、信号処理部２６が停止することはない。In the above configuration, when the USB interface 30 recognizes the SOF, the CPU 32 generates an interrupt. The CPU 32 measures a time interval at which the interrupt occurs with a clock generated by the phase synchronization circuit 24 and controls the timer 34. Therefore, while the SOF is being received, the signal processing unit 26 operates with the clock synchronized with the SOF. However, when the SOF is no longer received, the interrupt continues to occur, and the clock continues to oscillate. It will not stop.
【００２５】以下、添付のフローチャートを参照しなが
ら、上記したデジタル・オーディオ装置１０のＣＰＵ３
２の処理について説明する。Hereinafter, the CPU 3 of the digital audio apparatus 10 will be described with reference to the attached flowchart.
The process 2 will be described.
【００２６】図２には、ＣＰＵ３２の電源投入時におけ
る処理のフローチャートが示されている。FIG. 2 shows a flowchart of a process when the CPU 32 is turned on.
【００２７】ＣＰＵ３２は電源を投入されると、タイマ
ー３４がクロック信号を生成する際の間隔を示すｔｘＩ
ｎｔｅｒｖａｌを１ｋＨｚにセットし（Ｓ２０２）、内
部クロック・ソースたるタイマー３４によるクロック信
号の生成をスタートする（Ｓ２０４）。When the CPU 32 is turned on, the timer 34 generates a clock signal txI which indicates an interval.
The timer is set to 1 kHz (S202), and the generation of a clock signal by the timer 34 as an internal clock source is started (S204).
【００２８】それから、変数Ｓｕｍ＿ｄｔを０とするな
どの初期設定を行う。初期設定としては、信号処理部２
６で処理する信号のサンプリング周波数を４４．１ｋＨ
ｚ、４８ｋＨｚなどのいずれかにするかの設定により、
位相同期回路２４に逓倍する値を設定する。このことに
より位相同期回路２４から、サンプリング周波数に対応
したクロックが信号処理部２６に供給され、信号処理部
２６では、そのサンプリング周波数で信号を処理する。Then, initialization such as setting the variable Sum_dt to 0 is performed. As the initial setting, the signal processing unit 2
The sampling frequency of the signal processed in step 6 is 44.1 kHz.
z, 48kHz, etc.
A value to be multiplied is set in the phase synchronization circuit 24. As a result, a clock corresponding to the sampling frequency is supplied from the phase synchronization circuit 24 to the signal processing unit 26, and the signal processing unit 26 processes the signal at the sampling frequency.
【００２９】図３には、ＵＳＢインターフェース３０に
ＳＯＦパケットが到着したときに割り込みがかけられて
実行される割り込み処理（以下、「ＳＯＦ割り込み処
理」と称する。）のフローチャートが示されている。FIG. 3 shows a flowchart of an interrupt process (hereinafter, referred to as "SOF interrupt process") which is executed by being interrupted when a SOF packet arrives at the USB interface 30.
【００３０】このＳＯＦ割り込みルーチンが起動される
と、カウンター３６によりカウントされたクロック数Ｔ
を読み（Ｓ３０２）、前回のカウント値ＴＰとの差ｄｔ
を求め、ＴＰをＴで更新する（Ｓ３０４）。When this SOF interrupt routine is started, the number of clocks T counted by the counter 36 is calculated.
Is read (S302), and the difference dt from the previous count value TP is read.
And updates TP with T (S304).
【００３１】次に、ｄｔから基準値を減算した値をＮｏ
ｒｍ＿ｄｔとし、Ｓｕｍ＿ｄｔにＮｏｒｍ＿ｄｔを加算
してＳｕｍ＿ｄｔを更新する（Ｓ３０６）。Next, the value obtained by subtracting the reference value from dt is No.
rm_dt, and Norm_dt is added to Sum_dt to update Sum_dt (S306).
【００３２】ここで、基準値とは、位相同期回路２４が
出力するサンプリング周波数に対応するクロックが本来
出力すべきクロック数である。例えば、サンプリング周
波数が４８ｋＨｚであって、位相同期回路２４からも同
じく４８ｋＨｚのクロックを出力する場合、１ｍｓに計
数する本来のカウント数は４８である。この値では、分
解能が荒いので、１０ｍｓ毎にこの処理を行うようにし
てもよい。Here, the reference value is the number of clocks that should be output by the clock corresponding to the sampling frequency output from the phase locked loop 24. For example, when the sampling frequency is 48 kHz and a clock of 48 kHz is also output from the phase synchronization circuit 24, the original count number counted in 1 ms is 48. With this value, the resolution is rough, so this process may be performed every 10 ms.
【００３３】次に、図４に示す表から、Ｓｕｍ＿ｄｔ、
Ｎｏｒｍ＿ｄｔの値に応じて、所定値αを減算するか
（Ｓ３０８）、加算するか（Ｓ３１０）あるいは、変更
しないかを判定する。Next, from the table shown in FIG. 4, Sum_dt,
According to the value of Norm_dt, it is determined whether the predetermined value α is subtracted (S308), added (S310), or not changed.
【００３４】図４に示す表は、ＣＰＵ３２が実行するプ
ログラムに組み込まれている処理を説明したもので、横
軸にＮｏｒｍ＿ｄｔの値、縦軸にＳｕｍ＿ｄｔの値をと
り、それぞれ、所定の値（Ｈｉｇｈ、Ｌｏｗなど）によ
り範囲が特定され、今回の値がどの領域に入るかによ
り、ｔｘＩｎｔｅｒｖａｌを変更するか否かを示してい
る。The table shown in FIG. 4 describes the processing incorporated in the program executed by the CPU 32. The horizontal axis indicates the value of Norm_dt, and the vertical axis indicates the value of Sum_dt. , Low, etc.), and indicates whether or not to change the txInterval depending on which area the current value falls into.
【００３５】この判定により、インタバルを短くすると
判定された場合は、インタバルを短くし（Ｓ３１２）、
長くすると判定された場合は長くし（Ｓ３１４）、変更
しない場合は、このルーチンを終了する。If it is determined that the interval is to be shortened, the interval is shortened (S312).
If it is determined to be longer, the length is increased (S314), and if not changed, this routine ends.
【００３６】なお、図４において、変更する値αは、ど
の領域でも同じ値としているが、クロックが十分高い場
合には、分周する値を大きくできるので、目標から大き
くずれている場合には、大きく変更し、小さくずれてい
る場合には、小さく変更するのが望ましい。In FIG. 4, the value α to be changed is the same in any region. However, when the clock is sufficiently high, the value to be divided can be increased. It is desirable to change the value to a large value, and to shift the value to a small value if the value is small.
【００３７】また、この実施の形態では、ＳＯＦを受信
する毎に上記処理を行うものとしたが、あまり頻繁に変
更を行うとジッタが発生し問題があるので、変更したあ
とはしばらくさらに変更しないようにするのが望まし
い。Further, in this embodiment, the above processing is performed every time the SOF is received. However, if the change is made too frequently, there is a problem that jitter occurs, so that the change is not further changed for a while. It is desirable to do so.
【００３８】また、マスターたるＰＣ１２やスレーブた
るデジタル・オーディオ装置１０で、故障、あるいは設
定の誤り、電源電圧の低下などにより、同期が取れなく
なった場合には、その旨を表示して、信号の出力を停止
するようにしてもよい。If the PC 12 as the master or the digital audio device 10 as the slave loses synchronization due to a failure, an erroneous setting, a drop in the power supply voltage, etc., this fact is displayed and a signal is displayed. The output may be stopped.
【００３９】図５には、本発明をミキサーなどのＵＳＢ
デジタル・オーディオ機器に適用した場合が示されてい
る。FIG. 5 shows the present invention using a USB such as a mixer.
The case where the present invention is applied to a digital audio device is shown.
【００４０】スレーブたる本発明によるデジタル・オー
ディオ装置１００としてのミキサーなどのＵＳＢデジタ
ル・オーディオ機器と、マスターたるＰＣ１０２とが、
ＵＳＢ規格の伝送ケーブル１０４を介して接続されてい
て、ＰＣ１０２からデジタル・オーディオ装置１００へ
デジタル・データを送信しているものである。そのデジ
タル・データは、ＵＳＢインターフェース１０６によっ
て受信され、ミキシングやエフェクトなどの信号処理の
ための信号処理部１０８へ入力される。A USB digital audio device such as a mixer as a digital audio device 100 according to the present invention as a slave and a PC 102 as a master are
It is connected via a USB standard transmission cable 104 and transmits digital data from the PC 102 to the digital audio device 100. The digital data is received by the USB interface 106 and input to a signal processing unit 108 for signal processing such as mixing and effects.
【００４１】また、ＵＳＢインターフェース１０６は、
受信したＳＯＦパケットをクロック同期コントローラー
１１０へ入力する。クロック同期コントローラー１１０
は、内部動作クロック信号を生成するクロック・ソース
１１２がＳＯＦパケットに同期した内部動作クロック信
号を生成するように制御する。The USB interface 106
The received SOF packet is input to the clock synchronization controller 110. Clock synchronization controller 110
Controls the clock source 112 that generates the internal operation clock signal to generate the internal operation clock signal synchronized with the SOF packet.
【００４２】クロック・ソース１１２により生成された
内部動作クロック信号は、外部のデジタル・オーディオ
機器１１４から入力されたデジタル・データのサンプリ
ング・レートを変換するサンプリング・レート変換器１
１６へ入力されて、マスターたるＰＣ１２と同期するよ
うに制御される。The internal operation clock signal generated by the clock source 112 is used as a sampling rate converter 1 for converting the sampling rate of digital data input from an external digital audio device 114.
16 and is controlled to synchronize with the master PC 12.
【００４３】同様に、クロック・ソース１１２により生
成された内部動作クロック信号は、外部のアナログ・オ
ーディオ機器１１８から入力されたアナログ・データを
アナログ／デジタル変換するアナログ／デジタル変換器
１２０へ入力されて、マスターたるＰＣ１２と同期する
ように制御される。Similarly, the internal operation clock signal generated by the clock source 112 is input to an analog / digital converter 120 for performing analog / digital conversion of analog data input from an external analog audio device 118. , And is synchronized with the master PC 12.
【００４４】サンプリング・レート変換器１１６ならび
にアナログ／デジタル変換器１２０から出力されたデジ
タル・データは信号処理部１０８へ入力され、ＵＳＢイ
ンターフェース１０６を介してＰＣ１０２から入力され
たデータとミキシング処理などされて、外部のアンプな
どのデジタル／アナログ・オーディオ機器１２２へ出力
される。The digital data output from the sampling rate converter 116 and the analog / digital converter 120 are input to the signal processing unit 108, and are subjected to a mixing process with the data input from the PC 102 via the USB interface 106. , To an external digital / analog audio device 122 such as an amplifier.
【００４５】このように、ＵＳＢインターフェース１０
６がＰＣ１０２から送信されるＳＯＦパケットを受信し
ているときは、クロック同期コントローラー１１０がＳ
ＯＦパケットに同期して内部動作クロック信号を生成す
るようにクロック・ソース１１２を制御する。As described above, the USB interface 10
6 receives the SOF packet transmitted from the PC 102, the clock synchronization controller 110
The clock source 112 is controlled so as to generate an internal operation clock signal in synchronization with the OF packet.
【００４６】一方、ＵＳＢインターフェース１０６にお
けるＳＯＦパケットの受信が途切れた場合には、クロッ
ク・ソース１１２は、サンプリング・レート変換器１１
６ならびにアナログ／デジタル変換器１２０へ内部動作
クロック信号を供給し続ける。On the other hand, when the reception of the SOF packet in the USB interface 106 is interrupted, the clock source 112 supplies the sampling rate converter 11
6 and the internal operation clock signal to the analog / digital converter 120.
【００４７】即ち、デジタル・オーディオ装置１００に
おいては、ＳＯＦパケットの入力がある場合には、その
ＳＯＦパケットに内部動作クロック信号を合わせ込む
が、ＳＯＦパケットの入力がない場合には、内部クロッ
ク・ソースをそのまま使用することにより、信号処理部
１０８におけるノイズの発生や、その動作が停止したり
しないようにしている。That is, in the digital audio apparatus 100, when an SOF packet is input, the internal operation clock signal is adjusted to the SOF packet. Is used as it is, so that generation of noise in the signal processing unit 108 and its operation are not stopped.
【００４８】図６には、本発明をデジタル入力を持つサ
ンプラーなどに適用した場合が示されている。FIG. 6 shows a case where the present invention is applied to a sampler having a digital input.
【００４９】スレーブたるサンプラーなどの本発明によ
るデジタル・オーディオ装置２００と、マスターたるＣ
Ｄプレーヤーなどのデジタル・オーディオ機器２０２と
が接続されていて、デジタル・オーディオ機器２０２か
らデジタル・オーディオ装置２００へデジタル・オーデ
ィオ信号を送信している。The digital audio device 200 according to the present invention, such as a slave sampler, and a master C
A digital audio device 202 such as a D player is connected, and a digital audio signal is transmitted from the digital audio device 202 to the digital audio device 200.
【００５０】これらのデジタル・オーディオ機器では、
規格（ＥＩＡＪ）として一般に普及しているデジタル・
オーディオ・インターフェースが用いられている。この
規格で定められているインターフェース・フォーマット
の構成には、サブフレーム・フォーマットとして、同期
プリアンブルが規定されており、受信側でこのプリアン
ブルを検出することにより、受信するデータとの同期を
とることができる。In these digital audio devices,
Digital standard widely used as a standard (EIAJ)
An audio interface is used. In the configuration of the interface format defined in this standard, a synchronization preamble is specified as a subframe format. By detecting this preamble on the receiving side, it is possible to synchronize with the data to be received. it can.
【００５１】デジタル入力部２０４は、入力したデジタ
ル・オーディオ信号から、同期プリアンブルを検出し、
その周期に同期してサンプリング周波数に対応したクロ
ック信号を取得し、 コントローラ２０８は、クロック
・ソース２１０を制御する。The digital input unit 204 detects a synchronization preamble from the input digital audio signal,
The controller 208 obtains a clock signal corresponding to the sampling frequency in synchronization with the cycle, and the controller 208 controls the clock source 210.
【００５２】先の実施の形態と同様に、コントローラ２
０８は、デジタル・オーディオ信号からクロックを抽出
できる場合は、その周期に対応した周期のクロックを発
生するようクロック・ソース２１０を制御し、デジタル
・オーディオ信号が入力されなくなった場合には、その
ままクロック・ソース２１０がクロックを発生しつづけ
るように制御する。As in the previous embodiment, the controller 2
08 controls the clock source 210 so as to generate a clock having a cycle corresponding to the cycle when the clock can be extracted from the digital audio signal. When the digital audio signal is no longer input, the clock source 210 Control so that the source 210 continues to generate a clock.
【００５３】クロック・ソース２１０は生成した内部動
作クロック信号を信号処理部２０６へ供給し、信号処理
部２０６は当該内部動作クロック信号に従って入力され
たデジタル・データを処理し、外部のアンプなどのデジ
タル／アナログ・オーディオ機器２１２へ出力する。The clock source 210 supplies the generated internal operation clock signal to the signal processing unit 206. The signal processing unit 206 processes the input digital data according to the internal operation clock signal, and outputs the digital data from an external amplifier or the like. / Output to analog audio device 212.
【００５４】このように、デジタル入力部２０４がデジ
タル・オーディオ機器２０２から送信されるクロック信
号を受信しているときは、クロック同期コントローラー
２０８が当該クロックに同期して内部動作クロック信号
を生成するようにクロック・ソース２１０を制御する。As described above, when the digital input unit 204 receives the clock signal transmitted from the digital audio device 202, the clock synchronization controller 208 generates the internal operation clock signal in synchronization with the clock. Control the clock source 210.
【００５５】一方、デジタル入力部２０４におけるクロ
ック信号の受信が途切れた場合には、クロック・ソース
２１０は、信号処理部２０６へ内部動作クロック信号を
供給し続ける。On the other hand, when the reception of the clock signal at the digital input unit 204 is interrupted, the clock source 210 continues to supply the internal operation clock signal to the signal processing unit 206.
【００５６】即ち、デジタル・オーディオ装置２００に
おいては、デジタル・オーディオ機器２０２からクロッ
ク信号の入力がある場合には、そのクロック信号に内部
動作クロック信号を合わせ込む。しかしながら、クロッ
ク信号の入力がない場合には、図７に示すように、内部
クロック・ソースをそのまま使用することにより、信号
処理部２０６におけるノイズの発生や、その動作が停止
したりしないようにしている。That is, in the digital audio device 200, when a clock signal is input from the digital audio device 202, the internal operation clock signal is adjusted to the clock signal. However, when there is no input of a clock signal, as shown in FIG. 7, by using the internal clock source as it is, it is possible to prevent the signal processing unit 206 from generating noise or stopping its operation. I have.
【００５７】図８には、スレーブ側でマスターからの信
号とその他の外部からの信号とをミックスして出力する
ミキサーに適用した場合を示している。FIG. 8 shows a case where the present invention is applied to a mixer for mixing and outputting a signal from the master and other external signals on the slave side.
【００５８】スレーブたるミキサーなどの本発明による
デジタル・オーディオ装置３００と、マスターたるＣＤ
プレーヤーなどのデジタル・オーディオ機器３０２とが
接続されていて、デジタル・オーディオ機器３０２から
デジタル・オーディオ装置３００へデジタル・オーディ
オ・データを送信しているものである。そのデジタル・
オーディオ・データは、デジタル・オーディオ・レシー
バー３０４によって受信され、ミキシングなどを行う信
号処理部３０６に入力される。A digital audio device 300 according to the present invention, such as a mixer as a slave, and a CD as a master
A digital audio device 302 such as a player is connected, and digital audio data is transmitted from the digital audio device 302 to the digital audio device 300. The digital
The audio data is received by the digital audio receiver 304 and input to a signal processing unit 306 that performs mixing and the like.
【００５９】一方、デジタル・オーディオ・レシーバー
３０４は、受信したデジタル・オーディオ・データか
ら、同期プリアンブルを抽出し、その周期に同期したク
ロック信号を抽出して、クロック・ソース３１０が該抽
出したクロック信号と同期した内部動作クロック信号を
生成するように、クロック同期コントローラー３０８は
クロック・ソース３１０を制御する。On the other hand, the digital audio receiver 304 extracts a synchronization preamble from the received digital audio data, extracts a clock signal synchronized with the cycle thereof, and outputs the clock signal to the clock source 310. The clock synchronization controller 308 controls the clock source 310 to generate an internal operation clock signal synchronized with the clock source 310.
【００６０】クロック・ソース３１０は生成した内部動
作クロック信号を信号処理部３０６へ供給し、信号処理
部３０６は当該内部動作クロック信号に従って、デジタ
ル・オーディオ機器３０２やその他の外部から入力され
たデジタル・オーディオ・データ（外部から入力された
アナログ・オーディオ・データは、アナログ／デジタル
変換器３１２によってデジタル・オーディオ・データに
変換される。）を処理し、処理をしたデジタル・オーデ
ィオ・データを外部へ出力したり、デジタル／アナログ
変換器３１４を介してアナログ・オーディオ・データと
して出力したりする。The clock source 310 supplies the generated internal operation clock signal to the signal processing unit 306, and the signal processing unit 306 responds to the internal operation clock signal according to the digital audio device 302 or other externally input digital signal. Processes audio data (analog audio data input from the outside is converted to digital audio data by an analog / digital converter 312) and outputs the processed digital audio data to the outside Or output as analog audio data via the digital / analog converter 314.
【００６１】このように、デジタル・オーディオ・レシ
ーバー３０４がデジタル・オーディオ機器３０２から送
信されるクロック信号を受信しているときは、クロック
同期コントローラー３０８が当該クロックに同期して内
部動作クロック信号を生成するようにクロック・ソース
３１０を制御する。As described above, when the digital audio receiver 304 is receiving the clock signal transmitted from the digital audio device 302, the clock synchronization controller 308 generates the internal operation clock signal in synchronization with the clock. The clock source 310 is controlled to
【００６２】一方、デジタル・オーディオ・レシーバー
３０４におけるクロック信号の受信が途切れた場合に
は、クロック・ソース３１０は、信号処理部３０６へ内
部動作クロック信号を供給し続ける。On the other hand, when the digital audio receiver 304 stops receiving the clock signal, the clock source 310 continues to supply the internal operation clock signal to the signal processing unit 306.
【００６３】即ち、デジタル・オーディオ装置３００に
おいては、デジタル・オーディオ機器３０２からクロッ
ク信号の入力がある場合には、そのクロック信号に内部
動作クロック信号を合わせ込む。しかしながら、クロッ
ク信号の入力がない場合には、内部クロック・ソースを
そのまま使用することにより、信号処理部３０６におけ
るノイズの発生や、その動作が停止したりしないように
している。That is, in the digital audio device 300, when a clock signal is input from the digital audio device 302, the internal operation clock signal is adjusted to the clock signal. However, when there is no input of a clock signal, the internal clock source is used as it is to prevent the signal processing unit 306 from generating noise or stopping its operation.
【００６４】[0064]
【発明の効果】本発明は、以上説明したように構成され
ているので、マスターから送信される同期信号を受信し
て動作を行うスレーブ側の機器として用いた場合におい
て、マスターから送信される同期信号が途絶えたとき
に、ノイズを発生したり、あるいはその動作が止まって
しまったりすることがないという優れた効果を奏する。Since the present invention is configured as described above, when it is used as a slave device that operates by receiving a synchronization signal transmitted from the master, the synchronization transmitted from the master can be achieved. When the signal is interrupted, there is an excellent effect that noise is not generated or the operation is not stopped.
【図１】本発明の実施の形態の一例によるデジタル・オ
ーディオ装置のブロック構成図である。FIG. 1 is a block diagram of a digital audio device according to an example of an embodiment of the present invention.
【図２】ＣＰＵの電源投入時における処理を示すフロー
チャートである。FIG. 2 is a flowchart illustrating a process when a CPU is turned on.
【図３】ＵＳＢインターフェースにＳＯＦパケットが到
着したときに割り込みがかけられて実行される割り込み
処理であるＳＯＦ割り込み処理を示すフローチャートで
ある。FIG. 3 is a flowchart illustrating an SOF interrupt process which is an interrupt process executed when an SOF packet arrives at a USB interface;
【図４】ＣＰＵが実行するプログラムに組み込まれてい
る処理を説明した表である。FIG. 4 is a table illustrating processing incorporated in a program executed by a CPU.
【図５】本発明をミキサーなどのＵＳＢデジタル・オー
ディオ機器に適用した場合を示すブロック構成図であ
る。FIG. 5 is a block diagram showing a case where the present invention is applied to a USB digital audio device such as a mixer.
【図６】本発明をデジタル入力を持つサンプラーなどに
適用した場合を示すブロック構成図である。FIG. 6 is a block diagram showing a case where the present invention is applied to a sampler having a digital input.
【図７】本発明をデジタル入力を持つサンプラーなどに
適用した場合を示すブロック構成図であり、マスターか
らクロック信号の入力のない場合を示す。FIG. 7 is a block diagram showing a case where the present invention is applied to a sampler having a digital input, and shows a case where no clock signal is input from a master.
【図８】本発明をスレーブ側でマスターからの信号とそ
の他の外部からの信号とをミックスして出力するミキサ
ーに適用した場合を示すブロック構成図である。FIG. 8 is a block diagram showing a case where the present invention is applied to a mixer that mixes and outputs a signal from a master and other external signals on the slave side.
１０ デジタル・オーディオ装置 １２ パーソナル・コンピュータ １４ 伝送ケーブル ２０ ＵＳＢインターフェース付ＣＰＵ ２２ 水晶発振器 ２４ 位相同期回路 ２６ 信号処理部 ３０ ＵＳＢインターフェース ３２ ＣＰＵ ３４ タイマー ３６ カウンター Reference Signs List 10 digital audio device 12 personal computer 14 transmission cable 20 CPU with USB interface 22 crystal oscillator 24 phase synchronization circuit 26 signal processing unit 30 USB interface 32 CPU 34 timer 36 counter
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村木 亮介 大阪府大阪市北区堂島浜１丁目４番16号 ローランド株式会社内 Ｆターム(参考） 5D378 QQ34 5K047 AA13 BB05 DD01 GG02 KK04 KK15 ────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Ryosuke Muraki 1-44-1 Dojimahama, Kita-ku, Osaka-shi, Osaka F-term in Roland Corporation (reference) 5D378 QQ34 5K047 AA13 BB05 DD01 GG02 KK04 KK15