JP2009198438A - Leakage inspection method of semiconductor device, and semiconductor device usable with the same - Google Patents

＜実施形態１＞
図１乃至図５に基づいて、本発明の実施形態１について説明する。図１において、半導体装置１（本発明の半導体装置に該当する）のパッケージ２（本発明のパッケージに該当する）の内部には、一対の半導体チップ３、４（本発明の半導体チップに該当する）が形成されている。図１において左方に示された半導体チップを入力側チップ３（本発明の入力側チップに該当する）、右方に示された半導体チップを出力側チップ４（本発明の出力側チップに該当する）とする。 <Embodiment 1>
A first embodiment of the present invention will be described with reference to FIGS. In FIG. 1, inside a package 2 (corresponding to the package of the present invention) of a semiconductor device 1 (corresponding to the semiconductor device of the present invention), a pair of semiconductor chips 3 and 4 (corresponding to the semiconductor chip of the present invention). ) Is formed. In FIG. 1, the semiconductor chip shown on the left is the input chip 3 (corresponding to the input chip of the present invention), and the semiconductor chip shown on the right is the output chip 4 (corresponding to the output chip of the present invention). ).

入力側チップ３はハイインピーダンス（Ｈｉ−Ｚ）機能付き入力側インバータ（ハイインピーダンス（Ｈｉ−Ｚ）機能付きＮＯＴゲート）５（本発明の入力側インバータに該当する）を含み、出力側チップ４は出力側インバータ（ＮＯＴゲート）６（本発明の出力側インバータに該当する）を含んでいる。以後、本実施形態および他の実施形態等において、ハイインピーダンス（Ｈｉ−Ｚ）機能付き入力側インバータ５は単に入力側インバータ５という。   The input side chip 3 includes an input side inverter with a high impedance (Hi-Z) function (NOT gate with a high impedance (Hi-Z) function) 5 (corresponding to the input side inverter of the present invention), and the output side chip 4 is An output side inverter (NOT gate) 6 (corresponding to the output side inverter of the present invention) is included. Hereinafter, in the present embodiment and other embodiments, the input-side inverter 5 with a high impedance (Hi-Z) function is simply referred to as the input-side inverter 5.

半導体装置１のパッケージ２の外部には、双方のインバータ５、６に対して電圧を供給するための共通の電源端子Ｖdd（本発明の電源端子に該当する）と、双方のインバータ５、６を低電圧側（グランド側）へ接続する共通の低電圧端子Ｖss（本発明の低電圧端子に該当する）が引き出されている。
また、入力側インバータ５の第１入力端５ａには、半導体装置１の第１入力端子（パッド）７が接続されており、第２入力端５ｂには半導体装置１の第２入力端子（パッド）８が接続されている。図１に示すように、半導体装置１の第１入力端子７および第２入力端子８はパッケージ２の外部に引き出されている。 A common power supply terminal Vdd (corresponding to the power supply terminal of the present invention) for supplying voltage to both inverters 5 and 6 and both inverters 5 and 6 are provided outside the package 2 of the semiconductor device 1. A common low voltage terminal Vss (corresponding to the low voltage terminal of the present invention) connected to the low voltage side (ground side) is drawn out.
The first input terminal 5a of the input-side inverter 5 is connected to the first input terminal (pad) 7 of the semiconductor device 1, and the second input terminal 5b is connected to the second input terminal (pad) of the semiconductor device 1. ) 8 is connected. As shown in FIG. 1, the first input terminal 7 and the second input terminal 8 of the semiconductor device 1 are drawn out of the package 2.

一方、出力側インバータ６の出力端６ｂ（本発明の出力側インバータの出力端子に該当する）には、半導体装置１の出力端子（パッド）９が接続されている。図１に示すように、半導体装置１の出力端子９は、パッケージ２の外部に引き出されており、出力側インバータ６の出力端６ｂにおける信号がパッケージ２の外部から検出可能とされている。また、入力側インバータ５の出力端５ｃ（本発明の入力側インバータの出力端子に該当する）と出力側インバータ６の入力端６ａ（本発明の出力側インバータの入力端子に該当する）とは、入力側チップ３と出力側チップ４との間で接続端子１０（パッケージ２中にあり本発明の接続端子に該当する）により互いに接続されている。   On the other hand, an output terminal (pad) 9 of the semiconductor device 1 is connected to an output terminal 6b of the output-side inverter 6 (corresponding to an output terminal of the output-side inverter of the present invention). As shown in FIG. 1, the output terminal 9 of the semiconductor device 1 is drawn to the outside of the package 2, and a signal at the output terminal 6 b of the output-side inverter 6 can be detected from the outside of the package 2. The output terminal 5c of the input side inverter 5 (corresponding to the output terminal of the input side inverter of the present invention) and the input terminal 6a of the output side inverter 6 (corresponding to the input terminal of the output side inverter of the present invention) are: The input chip 3 and the output chip 4 are connected to each other by connection terminals 10 (in the package 2 and corresponding to the connection terminals of the present invention).

この半導体装置１について、接続端子１０から出力側チップ４内の低電圧側（グランド側）へのリーク電流（以下リークという）の有無を検出するために、図２に示したフローにしたがって行う検査方法について説明する。最初に、電源端子Ｖddに電圧Ｖth2Hを供給するとともに入力側インバータ５の出力をハイ（以下Ｈｉという）とし、接続端子１０を電圧Ｖth2Hで充電する（ステップＳ２０１：端子充電工程）。   In order to detect the presence or absence of leakage current (hereinafter referred to as leakage) from the connection terminal 10 to the low voltage side (ground side) in the output side chip 4 of the semiconductor device 1, an inspection performed according to the flow shown in FIG. A method will be described. First, the voltage Vth2H is supplied to the power supply terminal Vdd, the output of the input side inverter 5 is set high (hereinafter referred to as Hi), and the connection terminal 10 is charged with the voltage Vth2H (step S201: terminal charging step).

この時、出力側インバータ６のスレシホールド電圧Ｖthは、電圧Ｖth2Hのほぼ１／２に設定される（図３示）。スレシホールド電圧Ｖthとは、接続端子１０の充電電圧Ｖchが増減して横切ることにより、出力側インバータ６の出力端６ｂの信号が反転するときの電圧である。ここで電源端子Ｖddに供給された電圧Ｖth2Hは、電源端子ＶddにＶdd（２Ｈ）の電源電圧を供給した場合の出力側インバータ６のスレシホールド電圧Ｖth2よりもわずかに高く設定されている。   At this time, the threshold voltage Vth of the output-side inverter 6 is set to approximately ½ of the voltage Vth2H (shown in FIG. 3). The threshold voltage Vth is a voltage when the signal of the output terminal 6b of the output side inverter 6 is inverted when the charging voltage Vch of the connection terminal 10 increases or decreases and crosses. Here, the voltage Vth2H supplied to the power supply terminal Vdd is set slightly higher than the threshold voltage Vth2 of the output side inverter 6 when the power supply voltage of Vdd (2H) is supplied to the power supply terminal Vdd.

次に、入力側インバータ５をオフ状態とし、接続端子１０を入力側チップ３に対して遮断状態（フローティング状態）にして、接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化する（ステップＳ２０２：ハイインピーダンス化工程）。これにより、これ以降は入力側インバータ５への電源電圧の供給を継続しても、接続端子１０に充電が行われることはない。   Next, the input-side inverter 5 is turned off, the connection terminal 10 is cut off from the input-side chip 3 (floating state), and the connection terminal 10 is set to high impedance (Hi-Z) (step S202: high). Impedance process). Thereby, after that, even if the supply of the power supply voltage to the input side inverter 5 is continued, the connection terminal 10 is not charged.

この状態で、電源電圧をＶth2HからＶdd（２Ｈ）へと増大させる（ステップＳ２０３：スレシホールド電圧設定工程）。これにより、出力側インバータ６のスレシホールド電圧Ｖthも上述した電圧Ｖth2に増大され、接続端子１０の充電電圧Ｖth2Hよりもわずかに低く（充電電圧Ｖth2Hの近傍に）設定される（図３示）。その後、半導体装置１を放置し、出力側チップ４内での低電圧側へのリークにともなう、接続端子１０からの電荷の抜け（放電）を進行させる（ステップＳ２０４）。   In this state, the power supply voltage is increased from Vth2H to Vdd (2H) (step S203: threshold voltage setting step). As a result, the threshold voltage Vth of the output-side inverter 6 is also increased to the voltage Vth2 described above, and is set slightly lower (in the vicinity of the charging voltage Vth2H) than the charging voltage Vth2H of the connection terminal 10 (shown in FIG. 3). . Thereafter, the semiconductor device 1 is left unattended, and a charge evacuation (discharge) from the connection terminal 10 is caused due to a leak to the low voltage side in the output side chip 4 (step S204).

最後に、半導体装置１を放置しながら出力側インバータ６の出力端６ｂと接続された出力端子９における出力信号を検出して、出力側インバータ６の出力信号ＶINVがロー（以下Ｌｏという）からＨｉへと反転するか否かを検出する（ステップＳ２０５：出力信号検出工程）。出力側チップ４内での低電圧側へのリークにより、接続端子１０の充電電圧ＶchがＶth2Hから低下して出力側インバータ６のスレシホールド電圧Ｖth2を横切ると、出力側インバータ６の出力端６ｂの出力信号ＶINVはＬｏからＨｉへと反転するからである（図３（ｂ））。   Finally, an output signal at the output terminal 9 connected to the output terminal 6b of the output-side inverter 6 is detected while the semiconductor device 1 is left, and the output signal VINV of the output-side inverter 6 changes from low (hereinafter referred to as Lo) to Hi. Whether or not to reverse is detected (step S205: output signal detection step). When the charging voltage Vch of the connection terminal 10 drops from Vth2H and crosses the threshold voltage Vth2 of the output-side inverter 6 due to leakage to the low-voltage side in the output-side chip 4, the output terminal 6b of the output-side inverter 6 This is because the output signal VINV is inverted from Lo to Hi (FIG. 3B).

すなわち、図３（ａ）に示すように、接続端子１０の充電電圧ＶchがＶth2Hから低下することがなく、出力側インバータ６の出力信号ＶINVがＬｏからＨｉへと反転することがない場合、接続端子１０から出力側チップ４内の低電圧側へのリークはないと判定され、図３（ｂ）に示すように、接続端子１０の充電電圧ＶchがＶth2Hから低下して出力側インバータ６のスレシホールド電圧Ｖth2を横切り、出力側インバータ６の出力信号ＶINVがＬｏからＨｉへと反転した場合、接続端子１０から出力側チップ４内の低電圧側へのリークがあると判定される（リーク判定工程）。   That is, as shown in FIG. 3A, when the charging voltage Vch of the connection terminal 10 does not decrease from Vth2H and the output signal VINV of the output side inverter 6 does not invert from Lo to Hi, It is determined that there is no leakage from the terminal 10 to the low voltage side in the output side chip 4, and as shown in FIG. 3B, the charging voltage Vch of the connection terminal 10 decreases from Vth2H and the threshold of the output side inverter 6 is increased. When the threshold voltage Vth2 is crossed and the output signal VINV of the output side inverter 6 is inverted from Lo to Hi, it is determined that there is a leak from the connection terminal 10 to the low voltage side in the output side chip 4 (leakage determination). Process).

次に、半導体装置１について、接続端子１０から出力側チップ４内の電源電圧側へのリークの有無を検出するために、図４に示したフローにしたがって行う検査方法について説明する。尚、本実施形態の説明中において、電源端子Ｖddに供給される電圧Ｖdd（２Ｌ）と、上述した出力側チップ４内の低電圧側へのリークの検査の場合に電源端子Ｖddに供給された電圧Ｖdd（２Ｈ）とは、説明の都合上互いに異なるシンボル符号を使用しているが、ともに出力側インバータ６のスレシホールド電圧をＶth2に設定する実質的に等しい値となる。しかしながら、本発明においては、必ずしも電圧Ｖdd（２Ｌ）と電圧Ｖdd（２Ｈ）とを等しくする必要はなく、双方の値は互いに自由に設定することが可能である。   Next, an inspection method performed in accordance with the flow shown in FIG. 4 in order to detect the presence or absence of leakage from the connection terminal 10 to the power supply voltage side in the output side chip 4 in the semiconductor device 1 will be described. In the description of the present embodiment, the voltage Vdd (2L) supplied to the power supply terminal Vdd and the power supply terminal Vdd supplied in the case of the inspection of the leakage to the low voltage side in the output side chip 4 described above. The voltage Vdd (2H) uses different symbol codes for convenience of explanation, but both are substantially equal values for setting the threshold voltage of the output side inverter 6 to Vth2. However, in the present invention, the voltage Vdd (2L) and the voltage Vdd (2H) are not necessarily equal, and both values can be set freely.

最初に、電源端子Ｖddに電圧Ｖth2Lを供給するとともに入力側インバータ５の出力をＨｉとし、接続端子１０を電圧Ｖth2Lで充電する（ステップＳ４０１）。この時、出力側インバータ６のスレシホールド電圧Ｖthは、電圧Ｖth2Lのほぼ１／２に設定される（図５示）。ここで電源端子Ｖddに供給された電圧Ｖth2Lは、電源端子ＶddにＶdd（２Ｌ）の電源電圧を供給した場合の出力側インバータ６のスレシホールド電圧Ｖth2よりもわずかに低く設定されている。   First, the voltage Vth2L is supplied to the power supply terminal Vdd, the output of the input side inverter 5 is set to Hi, and the connection terminal 10 is charged with the voltage Vth2L (step S401). At this time, the threshold voltage Vth of the output-side inverter 6 is set to approximately ½ of the voltage Vth2L (shown in FIG. 5). Here, the voltage Vth2L supplied to the power supply terminal Vdd is set slightly lower than the threshold voltage Vth2 of the output side inverter 6 when the power supply voltage Vdd (2L) is supplied to the power supply terminal Vdd.

次に、入力側インバータ５をオフ状態とし、接続端子１０を入力側チップ３に対して遮断状態（フローティング状態）にして、接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化する（ステップＳ４０２）。これにより、これ以降は入力側インバータ５への電源電圧の供給を継続しても、接続端子１０に充電が行われることはない。   Next, the input-side inverter 5 is turned off, the connection terminal 10 is cut off from the input-side chip 3 (floating state), and the connection terminal 10 is set to high impedance (Hi-Z) (step S402). Thereby, after that, even if the supply of the power supply voltage to the input side inverter 5 is continued, the connection terminal 10 is not charged.

この状態で、電源電圧をＶth2LからＶdd（２Ｌ）へと増大させる（ステップＳ４０３）。これにより、出力側インバータ６のスレシホールド電圧Ｖthも上述した電圧Ｖth2に増大され、接続端子１０の充電電圧Ｖth2Lよりもわずかに高く（充電電圧Ｖth2Lの近傍に）設定される（図５示）。その後、半導体装置１を放置し、出力側チップ４内での電源電圧側へのリークにともなう、接続端子１０への電荷の供給（充電）を進行させる（ステップＳ４０４）。   In this state, the power supply voltage is increased from Vth2L to Vdd (2L) (step S403). As a result, the threshold voltage Vth of the output side inverter 6 is also increased to the voltage Vth2 described above, and is set slightly higher (in the vicinity of the charging voltage Vth2L) than the charging voltage Vth2L of the connection terminal 10 (shown in FIG. 5). . Thereafter, the semiconductor device 1 is left unattended, and the supply (charging) of charges to the connection terminal 10 is advanced in accordance with the leakage to the power supply voltage side in the output side chip 4 (step S404).

最後に、半導体装置１を放置しながら出力側インバータ６の出力端６ｂと接続された出力端子９における出力信号を検出して、出力側インバータ６の出力信号ＶINVが、ＨｉからＬｏへと反転するか否かを検出する（ステップＳ４０５）。出力側チップ４内での接続端子１０から電源電圧側へのリークにより、接続端子１０の充電電圧ＶchがＶth2Lから上昇して出力側インバータ６のスレシホールド電圧Ｖth2を横切ると、出力側インバータ６の出力端６ｂの出力信号ＶINVはＨｉからＬｏへと反転するからである（図５（ｂ））。   Finally, an output signal at the output terminal 9 connected to the output terminal 6b of the output-side inverter 6 is detected while the semiconductor device 1 is left, and the output signal VINV of the output-side inverter 6 is inverted from Hi to Lo. Is detected (step S405). When the charging voltage Vch of the connection terminal 10 rises from Vth2L and crosses the threshold voltage Vth2 of the output-side inverter 6 due to leakage from the connection terminal 10 to the power supply voltage side in the output-side chip 4, the output-side inverter 6 This is because the output signal VINV at the output terminal 6b of the output is inverted from Hi to Lo (FIG. 5B).

すなわち、図５（ａ）に示すように、接続端子１０の充電電圧ＶchがＶth2Lから上昇することがなく、出力側インバータ６の出力信号ＶINVがＨｉからＬｏへと反転することがない場合、接続端子１０から出力側チップ４内の電源電圧側へのリークはないと判定され、図５（ｂ）に示すように、接続端子１０の充電電圧ＶchがＶth2Lから上昇して、出力側インバータ６のスレシホールド電圧Ｖth2を横切り、出力側インバータ６の出力信号ＶINVがＨｉからＬｏへと反転した場合、接続端子１０から出力側チップ４内の電源電圧側へのリークがあると判定される。   That is, as shown in FIG. 5A, when the charging voltage Vch of the connection terminal 10 does not rise from Vth2L and the output signal VINV of the output side inverter 6 does not invert from Hi to Lo, It is determined that there is no leakage from the terminal 10 to the power supply voltage side in the output-side chip 4, and as shown in FIG. 5B, the charging voltage Vch of the connection terminal 10 rises from Vth2L, and the output-side inverter 6 When the threshold voltage Vth2 is crossed and the output signal VINV of the output side inverter 6 is inverted from Hi to Lo, it is determined that there is a leak from the connection terminal 10 to the power supply voltage side in the output side chip 4.

本実施形態によれば、電源端子Ｖddに電圧Ｖth2HまたはＶth2Lを供給するとともに、入力側インバータ５をＨｉ出力させることにより接続端子１０に充電を施した後、接続端子１０をハイインピーダンス化し、その後、電源端子Ｖddに加える電圧をＶdd（２Ｈ）またはＶdd（２Ｌ）に増大して、出力側インバータ６の出力端６ｂの信号が反転するためのスレシホールド電圧Ｖthを接続端子１０の充電電圧Ｖth2HまたはＶth2Lの近傍に設定する。その後放置して、接続端子１０の充電電圧Ｖth2HまたはＶth2Lが減少または増大して出力側インバータ６のスレシホールド電圧Ｖth2を横切ることにより、出力側インバータ６の出力端６ｂの信号が反転したことを検出する。
これにより、出力側チップ４内において接続端子１０からリークが発生すれば、接続端子１０の充電電圧Ｖth2HまたはＶth2Lが減少または増大して、近傍に設定されたスレシホールド電圧Ｖth2を横切るため、短時間で出力側チップ４内における接続端子１０からのリークの有無を検査することができる。 According to the present embodiment, the voltage Vth2H or Vth2L is supplied to the power supply terminal Vdd and the connection terminal 10 is charged by causing the input-side inverter 5 to output Hi, and then the connection terminal 10 is made high impedance. The voltage applied to the power supply terminal Vdd is increased to Vdd (2H) or Vdd (2L), and the threshold voltage Vth for inverting the signal of the output terminal 6b of the output side inverter 6 is set to the charging voltage Vth2H of the connection terminal 10 or Set near Vth2L. After that, when the charging voltage Vth2H or Vth2L of the connection terminal 10 decreases or increases and crosses the threshold voltage Vth2 of the output-side inverter 6, the signal at the output terminal 6b of the output-side inverter 6 is inverted. To detect.
As a result, if leakage occurs from the connection terminal 10 in the output side chip 4, the charging voltage Vth2H or Vth2L of the connection terminal 10 decreases or increases and crosses the threshold voltage Vth2 set in the vicinity. The presence or absence of leakage from the connection terminal 10 in the output side chip 4 can be inspected over time.

また、スレシホールド電圧Ｖth2を接続端子１０の充電電圧Ｖth2Hよりわずかに低く設定し、検出された出力側インバータ６の出力端６ｂの信号がＬｏからＨｉに変化した場合に、出力側チップ４内において接続端子１０から低電圧側へのリークが有ると判定する。これにより、短時間で出力側チップ４内における接続端子１０から低電圧側へのリークの有無を検査することができる。   When the threshold voltage Vth2 is set slightly lower than the charging voltage Vth2H of the connection terminal 10 and the detected signal at the output terminal 6b of the output side inverter 6 changes from Lo to Hi, the output side chip 4 It is determined that there is a leak from the connection terminal 10 to the low voltage side. Thereby, the presence or absence of leakage from the connection terminal 10 to the low voltage side in the output side chip 4 can be inspected in a short time.

また、スレシホールド電圧Ｖth2を接続端子１０の充電電圧Ｖth2Lよりわずかに高く設定し、検出された出力側インバータ６の出力端６ｂの信号がＨｉからＬｏに変化した場合に、出力側チップ４内において接続端子１０から電源電圧側へのリークが有ると判定する。これにより、短時間で出力側チップ４内における接続端子１０から電源電圧側へのリークの有無を検査することができる。   Further, when the threshold voltage Vth2 is set slightly higher than the charging voltage Vth2L of the connection terminal 10 and the detected signal at the output terminal 6b of the output-side inverter 6 changes from Hi to Lo, the output-side chip 4 It is determined that there is a leak from the connection terminal 10 to the power supply voltage side. Thereby, the presence or absence of leakage from the connection terminal 10 to the power supply voltage side in the output side chip 4 can be inspected in a short time.

＜実施形態２＞
次に、図６乃至図１０に基いて、本発明の実施形態２による半導体装置１１、１２、１３およびそのリーク検査方法について説明する。図６乃至図８に示した半導体装置１１、１２、１３において、図１に示した実施形態１による半導体装置１と同様の構成については同一の符号を付している。本実施形態による半導体装置１１、１２、１３は、実施形態１による半導体装置１に対して電源端子Ｖddと低電圧端子Ｖssのうちの少なくともいずれかの端子については、入力側インバータ５と出力側インバータ６とに異なる電圧を供給可能なように、パッケージ２の外部へ別々に引き出されている。 <Embodiment 2>
Next, the semiconductor devices 11, 12, 13 and the leak inspection method thereof according to the second embodiment of the present invention will be described with reference to FIGS. In the semiconductor devices 11, 12, and 13 shown in FIGS. 6 to 8, the same components as those of the semiconductor device 1 according to the first embodiment shown in FIG. The semiconductor devices 11, 12, and 13 according to the present embodiment are different from the semiconductor device 1 according to the first embodiment with respect to at least one of the power supply terminal Vdd and the low voltage terminal Vss for the input-side inverter 5 and the output-side inverter. 6 is pulled out to the outside of the package 2 so that a voltage different from 6 can be supplied.

図６に示すように、実施形態２の第１実施例による半導体装置１１においては、入力側インバータ５へ電源電圧を供給する第１電源端子Ｖdd1と、出力側インバータ６へ電源電圧を供給する第２電源端子Ｖdd2とが別々に形成され、ともにパッケージ２の外部へ引き出されている。その他の構成については、実施形態１による半導体装置１と同様であるため説明は省略する。   As shown in FIG. 6, in the semiconductor device 11 according to the first example of the second embodiment, the first power supply terminal Vdd1 that supplies the power supply voltage to the input side inverter 5 and the first power supply voltage that supplies the power supply voltage to the output side inverter 6. Two power supply terminals Vdd2 are formed separately, and both are drawn out of the package 2. Since other configurations are the same as those of the semiconductor device 1 according to the first embodiment, the description thereof is omitted.

次に、図７に示すように、実施形態２の第２実施例による半導体装置１２においては、入力側インバータ５を低電圧側へ接続する第１低電圧端子Ｖss1と、出力側インバータ６を低電圧側へ接続する第２低電圧端子Ｖss2とが別々に形成され、ともにパッケージ２の外部へ引き出されている。その他の構成については、実施形態１による半導体装置１と同様であるため説明は省略する。   Next, as shown in FIG. 7, in the semiconductor device 12 according to the second example of the second embodiment, the first low-voltage terminal Vss1 that connects the input-side inverter 5 to the low-voltage side and the output-side inverter 6 are low. A second low voltage terminal Vss2 connected to the voltage side is formed separately, and both are drawn out of the package 2. Since other configurations are the same as those of the semiconductor device 1 according to the first embodiment, the description thereof is omitted.

次に、図８に示すように、実施形態２の第３実施例による半導体装置１３においては、入力側インバータ５へ電源電圧を供給する第１電源端子Ｖdd1と、出力側インバータ６へ電源電圧を供給する第２電源端子Ｖdd2とが別々に形成され、ともにパッケージ２の外部へ引き出されている。さらに、入力側インバータ５を低電圧側へ接続する第１低電圧端子Ｖss1と、出力側インバータ６を低電圧側へ接続する第２低電圧端子Ｖss2とも別々に形成され、ともにパッケージ２の外部へ引き出されている。その他の構成については、実施形態１による半導体装置１と同様であるため説明は省略する。   Next, as shown in FIG. 8, in the semiconductor device 13 according to the third example of the second embodiment, the first power supply terminal Vdd1 that supplies the power supply voltage to the input-side inverter 5 and the power supply voltage to the output-side inverter 6. The second power supply terminal Vdd2 to be supplied is formed separately, and both are drawn out of the package 2. Further, the first low voltage terminal Vss1 for connecting the input side inverter 5 to the low voltage side and the second low voltage terminal Vss2 for connecting the output side inverter 6 to the low voltage side are separately formed, and both are formed outside the package 2. Has been pulled out. Since other configurations are the same as those of the semiconductor device 1 according to the first embodiment, the description thereof is omitted.

上述したように、本実施形態の第１実施例乃至第３実施例による半導体装置１１、１２、１３のいずれにおいても、電源端子Ｖddと低電圧端子Ｖssのうちの少なくともいずれかの端子については、入力側インバータ５と出力側インバータ６とで別々に形成されて、パッケージ２の外部へ引き出されているため、入力側インバータ５と出力側インバータ６に対して、互いに異なる電圧を供給することが可能である。   As described above, in any of the semiconductor devices 11, 12, and 13 according to the first to third examples of the present embodiment, at least one of the power supply terminal Vdd and the low voltage terminal Vss is Since the input-side inverter 5 and the output-side inverter 6 are separately formed and pulled out of the package 2, different voltages can be supplied to the input-side inverter 5 and the output-side inverter 6. It is.

次に、図９に基づき、上述した本実施形態の第１実施例乃至第３実施例による半導体装置１１、１２、１３について、接続端子１０から出力側チップ４内の低電圧側（グランド側）へのリークの有無を検出するための検査方法について説明する。最初に、入力側インバータ５に電源電圧Ｖth2Hを供給するとともに入力側インバータ５の出力をＨｉとし、接続端子１０を電圧Ｖth2Hで充電する（端子充電工程）。ここで入力側インバータ５に供給された電圧Ｖth2Hは、出力側インバータ６にＶdd（２Ｈ）の電源電圧を供給した場合のスレシホールド電圧Ｖth2よりもわずかに高く設定されている。
次に、接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化する（ハイインピーダンス化工程）。これにより、これ以降は入力側インバータ５への電源電圧の供給を継続しても、接続端子１０に充電が行われることはない。 Next, with respect to the semiconductor devices 11, 12, and 13 according to the first to third examples of the present embodiment described above with reference to FIG. 9, the low voltage side (ground side) in the output side chip 4 from the connection terminal 10. An inspection method for detecting the presence or absence of leaks will be described. First, the power supply voltage Vth2H is supplied to the input side inverter 5, the output of the input side inverter 5 is set to Hi, and the connection terminal 10 is charged with the voltage Vth2H (terminal charging step). Here, the voltage Vth2H supplied to the input side inverter 5 is set slightly higher than the threshold voltage Vth2 when the power supply voltage of Vdd (2H) is supplied to the output side inverter 6.
Next, the connection terminal 10 is changed to high impedance (Hi-Z) (high impedance step). Thereby, after that, even if the supply of the power supply voltage to the input side inverter 5 is continued, the connection terminal 10 is not charged.

一方、上述したように、入力側インバータ５と出力側インバータ６とには互いに異なる電圧を供給可能であるため、出力側インバータ６には電源電圧Ｖdd（２Ｈ）を供給できる。入力側インバータ５に供給された電圧Ｖth2Hよりも高い電源電圧Ｖdd（２Ｈ）を、出力側インバータ６に対し供給することにより、出力側インバータ６のスレシホールド電圧は、当初から接続端子１０の充電電圧Ｖth2Hよりわずかに低いＶth2（電圧Ｖdd（２Ｈ）のほぼ１／２）に設定される（図９示：スレシホールド電圧設定工程）。   On the other hand, as described above, the input-side inverter 5 and the output-side inverter 6 can be supplied with different voltages, so that the output-side inverter 6 can be supplied with the power supply voltage Vdd (2H). By supplying a power supply voltage Vdd (2H) higher than the voltage Vth2H supplied to the input side inverter 5 to the output side inverter 6, the threshold voltage of the output side inverter 6 is charged to the connection terminal 10 from the beginning. It is set to Vth2 (substantially half of the voltage Vdd (2H)) slightly lower than the voltage Vth2H (shown in FIG. 9: threshold voltage setting step).

その後、半導体装置１１、１２、１３を放置し、出力側チップ４内での接続端子１０から低電圧側へのリークにともなう、接続端子１０からの電荷の抜け（放電）を進行させながら、出力側インバータ６の出力端６ｂと接続された出力端子９における出力信号を検出して、出力側インバータ６の出力信号ＶINVが、ＬｏからＨｉへと反転するか否かを検出する（出力信号検出工程）。出力側チップ４内での接続端子１０から低電圧側へのリークにより、接続端子１０の充電電圧ＶchがＶth2Hから低下して出力側インバータ６のスレシホールド電圧Ｖth2を横切ると、出力側インバータ６の出力信号ＶINVはＬｏからＨｉへと反転するからである（図９（ｂ））。   Thereafter, the semiconductor devices 11, 12, and 13 are left unattended, and the output from the connection terminal 10 while discharging (discharging) due to leakage from the connection terminal 10 to the low voltage side in the output side chip 4 proceeds. The output signal at the output terminal 9 connected to the output terminal 6b of the side inverter 6 is detected, and it is detected whether or not the output signal VINV of the output side inverter 6 is inverted from Lo to Hi (output signal detection step) ). When the charge voltage Vch of the connection terminal 10 decreases from Vth2H and crosses the threshold voltage Vth2 of the output side inverter 6 due to leakage from the connection terminal 10 to the low voltage side in the output side chip 4, the output side inverter 6 This is because the output signal VINV is inverted from Lo to Hi (FIG. 9B).

すなわち、図９（ａ）に示すように、接続端子１０の充電電圧ＶchがＶth2Hから低下することがなく、出力側インバータ６の出力信号ＶINVがＬｏからＨｉへと反転することがない場合、接続端子１０から出力側チップ４内の低電圧側へのリークはないと判定され、図９（ｂ）に示すように、接続端子１０の充電電圧ＶchがＶth2Hから低下して、出力側インバータ６のスレシホールド電圧Ｖth2を横切り、出力側インバータ６の出力信号ＶINVがＬｏからＨｉへと反転した場合、接続端子１０から出力側チップ４内の低電圧側へのリークがあると判定される（リーク判定工程）。   That is, as shown in FIG. 9A, when the charging voltage Vch of the connection terminal 10 does not decrease from Vth2H and the output signal VINV of the output side inverter 6 does not invert from Lo to Hi, It is determined that there is no leakage from the terminal 10 to the low voltage side in the output side chip 4, and as shown in FIG. 9B, the charging voltage Vch of the connection terminal 10 decreases from Vth2H, and the output side inverter 6 When the threshold voltage Vth2 is crossed and the output signal VINV of the output side inverter 6 is inverted from Lo to Hi, it is determined that there is a leak from the connection terminal 10 to the low voltage side in the output side chip 4 (leakage). Judgment process).

次に、図１０に基づき、上述した本実施形態の第１実施例乃至第３実施例による半導体装置１１、１２、１３について、接続端子１０から出力側チップ４内の電源電圧側へのリークの有無を検出するための検査方法について説明する。尚、本実施形態の説明中において、電源端子Ｖddに供給される電圧Ｖdd（２Ｌ）と、上述した出力側チップ４内の低電圧側へのリークの検査の場合に、電源端子Ｖddに供給された電圧Ｖdd（２Ｈ）とは、説明の都合上互いに異なるシンボル符号を使用しているが、ともに出力側インバータ６のスレシホールド電圧をＶth2に設定する実質的に等しい値となる。しかしながら、本発明においては、必ずしも電圧Ｖdd（２Ｌ）と電圧Ｖdd（２Ｈ）とを等しくする必要はなく、双方の値は互いに自由に設定することが可能である。   Next, regarding the semiconductor devices 11, 12, and 13 according to the first to third examples of the present embodiment described above with reference to FIG. 10, the leakage from the connection terminal 10 to the power supply voltage side in the output side chip 4 is described. An inspection method for detecting presence / absence will be described. In the description of the present embodiment, the voltage Vdd (2L) supplied to the power supply terminal Vdd and the power supply terminal Vdd are supplied in the case of the inspection of the leakage to the low voltage side in the output side chip 4 described above. The voltage Vdd (2H) uses different symbol codes for convenience of explanation, but both are substantially equal values for setting the threshold voltage of the output side inverter 6 to Vth2. However, in the present invention, the voltage Vdd (2L) and the voltage Vdd (2H) are not necessarily equal, and both values can be set freely.

最初に、入力側インバータ５に電源電圧Ｖth2Lを供給するとともに入力側インバータ５の出力をＨｉとし、接続端子１０を電圧Ｖth2Lで充電する（端子充電工程）。ここで入力側インバータ５に供給された電圧Ｖth2Lは、出力側インバータ６にＶdd（２Ｌ）の電源電圧を供給した場合のスレシホールド電圧Ｖth2よりもわずかに低く設定されている。
次に、接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化する（ハイインピーダンス化工程）。これにより、これ以降は入力側インバータ５への電源電圧の供給を継続しても、接続端子１０に充電が行われることはない。 First, the power supply voltage Vth2L is supplied to the input-side inverter 5, the output of the input-side inverter 5 is set to Hi, and the connection terminal 10 is charged with the voltage Vth2L (terminal charging step). Here, the voltage Vth2L supplied to the input side inverter 5 is set slightly lower than the threshold voltage Vth2 when the power supply voltage of Vdd (2L) is supplied to the output side inverter 6.
Next, the connection terminal 10 is changed to high impedance (Hi-Z) (high impedance step). Thereby, after that, even if the supply of the power supply voltage to the input side inverter 5 is continued, the connection terminal 10 is not charged.

一方、上述したように、入力側インバータ５と出力側インバータ６とには互いに異なる電圧を供給可能であるため、出力側インバータ６には電源電圧Ｖdd（２Ｌ）を供給できる。出力側インバータ６に対し、入力側インバータ５に供給された電圧Ｖth2Lよりも高い電源電圧Ｖdd（２Ｌ）を供給することにより、出力側インバータ６のスレシホールド電圧は、当初から接続端子１０の充電電圧電圧Ｖth2Lよりわずかに高いＶth2（電圧Ｖdd（２Ｌ）のほぼ１／２）に設定される（図１０示：スレシホールド電圧設定工程）。   On the other hand, as described above, the input-side inverter 5 and the output-side inverter 6 can be supplied with different voltages, so that the output-side inverter 6 can be supplied with the power supply voltage Vdd (2L). By supplying a power supply voltage Vdd (2L) higher than the voltage Vth2L supplied to the input-side inverter 5 to the output-side inverter 6, the threshold voltage of the output-side inverter 6 is charged to the connection terminal 10 from the beginning. It is set to Vth2 (approximately half of the voltage Vdd (2L)) slightly higher than the voltage voltage Vth2L (shown in FIG. 10: threshold voltage setting step).

その後、半導体装置１１、１２、１３を放置しながら、出力側インバータ６の出力端６ｂと接続された出力端子９における出力信号を検出して、出力側チップ４内での接続端子１０から電源電圧側へのリークにともなう、接続端子１０への電荷の供給（充電）を進行させ、出力側インバータ６の出力信号ＶINVが、ＨｉからＬｏへと反転するか否かを検出する（出力信号検出工程）。出力側チップ４内での接続端子１０から電源電圧側へのリークにより、接続端子１０の充電電圧ＶchがＶth2Lから上昇して出力側インバータ６のスレシホールド電圧Ｖth2を横切ると、出力側インバータ６の出力信号ＶINVはＨｉからＬｏへと反転するからである（図１０（ｂ））。   Thereafter, the output signal at the output terminal 9 connected to the output terminal 6 b of the output-side inverter 6 is detected while leaving the semiconductor devices 11, 12, and 13, and the power supply voltage from the connection terminal 10 in the output-side chip 4 is detected. The charge supply to the connection terminal 10 (charge) is advanced due to the leakage to the side, and it is detected whether or not the output signal VINV of the output side inverter 6 is inverted from Hi to Lo (output signal detection step) ). When the charging voltage Vch of the connection terminal 10 rises from Vth2L and crosses the threshold voltage Vth2 of the output-side inverter 6 due to leakage from the connection terminal 10 to the power supply voltage side in the output-side chip 4, the output-side inverter 6 This is because the output signal VINV is inverted from Hi to Lo (FIG. 10B).

すなわち、図１０（ａ）に示すように、接続端子１０の充電電圧ＶchがＶth2Lから上昇することがなく、出力側インバータ６の出力信号ＶINVがＨｉからＬｏへと反転することがない場合、接続端子１０から出力側チップ４内の電源電圧側へのリークはないと判定され、図１０（ｂ）に示すように、接続端子１０の充電電圧ＶchがＶth2Lから上昇して、出力側インバータ６のスレシホールド電圧Ｖth2を横切り、出力側インバータ６の出力信号ＶINVがＨｉからＬｏへと反転した場合、接続端子１０から出力側チップ４内の電源電圧側へのリークがあると判定される（リーク判定工程）。   That is, as shown in FIG. 10A, when the charging voltage Vch of the connection terminal 10 does not rise from Vth2L and the output signal VINV of the output side inverter 6 does not invert from Hi to Lo, It is determined that there is no leakage from the terminal 10 to the power supply voltage side in the output-side chip 4, and as shown in FIG. 10B, the charging voltage Vch of the connection terminal 10 rises from Vth2L, and the output-side inverter 6 When the threshold voltage Vth2 is crossed and the output signal VINV of the output side inverter 6 is inverted from Hi to Lo, it is determined that there is a leak from the connection terminal 10 to the power supply voltage side in the output side chip 4 (leakage). Judgment process).

本実施形態によれば、電源端子Ｖddと低電圧端子Ｖssのうちの少なくともいずれかの端子については、入力側インバータ５と出力側インバータ６とに異なる電圧を供給可能なように別々に引き出され、出力側インバータ６には入力側インバータ５よりも高い電源電圧を供給することにより、スレシホールド電圧Ｖth2を接続端子１０の充電電圧Ｖth2H、Ｖth2L近傍に設定する。
これにより、スレシホールド電圧Ｖth2を接続端子１０の充電電圧Ｖth2H、Ｖth2L近傍に設定するために、当初から入力側インバータ５と出力側インバータ６とに異なる電圧を供給すればよく、検査途中で出力側インバータ６に供給する電源電圧Ｖth2H、Ｖth2Lを増大させる必要がない。 According to the present embodiment, at least one of the power supply terminal Vdd and the low voltage terminal Vss is drawn separately so that different voltages can be supplied to the input side inverter 5 and the output side inverter 6. By supplying a power supply voltage higher than that of the input-side inverter 5 to the output-side inverter 6, the threshold voltage Vth2 is set in the vicinity of the charging voltages Vth2H and Vth2L of the connection terminal 10.
Thereby, in order to set the threshold voltage Vth2 in the vicinity of the charging voltages Vth2H and Vth2L of the connection terminal 10, different voltages may be supplied from the beginning to the input-side inverter 5 and the output-side inverter 6, and output during the inspection. There is no need to increase the power supply voltages Vth2H and Vth2L supplied to the side inverter 6.

＜実施形態３＞
次に、図１１に基いて、本発明の実施形態３による半導体装置１４およびそのリーク検査方法について説明する。図１１において図１に示した実施形態１による半導体装置１と同様の構成については、同一の符号を付している。
図１１に示すように、実施形態１による半導体装置１と同様に、半導体装置１４のパッケージ２内部には入力側チップ１５および出力側チップ１６を備えている。入力側チップ１５内には複数の入力側インバータ５が形成されており、それぞれの入力端５ａ、５ｂはパッケージ２の外部に引き出された入力端子７、８と接続されている。 <Embodiment 3>
Next, the semiconductor device 14 and its leak inspection method according to Embodiment 3 of the present invention will be described with reference to FIG. In FIG. 11, the same components as those in the semiconductor device 1 according to the first embodiment shown in FIG.
As shown in FIG. 11, similarly to the semiconductor device 1 according to the first embodiment, an input side chip 15 and an output side chip 16 are provided inside the package 2 of the semiconductor device 14. A plurality of input-side inverters 5 are formed in the input-side chip 15, and the input terminals 5 a and 5 b are connected to the input terminals 7 and 8 drawn out of the package 2.

一方、出力側チップ１６内には複数の出力側インバータ６が形成されている。出力側インバータ６は入力側インバータ５と同数形成されており、それぞれの入力端６ａが上述した入力側インバータ５の出力端５ｃと接続端子１０により接続されている。これにより、半導体装置１４のパッケージ２内には、それぞれが一対のインバータ５、６を含む複数のインバータ列（符号なし）が形成されている。   On the other hand, a plurality of output-side inverters 6 are formed in the output-side chip 16. The number of the output side inverters 6 is the same as the number of the input side inverters 5, and each input terminal 6 a is connected to the output terminal 5 c of the input side inverter 5 described above by the connection terminal 10. Thereby, in the package 2 of the semiconductor device 14, a plurality of inverter rows (not shown) each including a pair of inverters 5 and 6 are formed.

また、パッケージ２の外部には、双方のインバータ５、６に対して電圧を供給するための共通の電源端子Ｖddと、双方のインバータ５、６を低電圧側（グランド側）へ接続する共通の低電圧端子Ｖssが引き出されている。   Further, outside the package 2, a common power supply terminal Vdd for supplying a voltage to both inverters 5 and 6 and a common connecting both inverters 5 and 6 to the low voltage side (ground side). The low voltage terminal Vss is drawn out.

さらに、出力側チップ１６内にはＡＮＤゲート１７およびＯＲゲート１８が形成されている。ＡＮＤゲート１７の入力側には出力側インバータ６のすべての出力端６ｂが接続されており、ＡＮＤゲート１７の出力端１７ａはパッケージ２の外部に引き出された出力端子（パッド）１９と接続されている。また、ＯＲゲート１８の入力側にも出力側インバータ６のすべての出力端６ｂが接続されており、ＯＲゲート１８の出力端１８ａはパッケージ２の外部に引き出された出力端子（パッド）２０と接続されている。その他の構成については、実施形態１による半導体装置１と同様であるため説明は省略する。   Further, an AND gate 17 and an OR gate 18 are formed in the output side chip 16. All the output terminals 6 b of the output side inverter 6 are connected to the input side of the AND gate 17, and the output terminal 17 a of the AND gate 17 is connected to an output terminal (pad) 19 drawn out of the package 2. Yes. Also, all the output terminals 6b of the output side inverter 6 are connected to the input side of the OR gate 18, and the output terminal 18a of the OR gate 18 is connected to an output terminal (pad) 20 drawn out of the package 2. Has been. Since other configurations are the same as those of the semiconductor device 1 according to the first embodiment, the description thereof is omitted.

本実施形態による半導体装置１４について、接続端子１０から出力側チップ１６内の低電圧側（グランド側）へのリークの有無を検査する場合、実施形態１による半導体装置１におけるリーク検査と同様に、最初に、電源端子Ｖddに電圧Ｖth2Hを供給するとともに、それぞれのインバータ列につき入力側インバータ５の出力をＨｉとし、それぞれの接続端子１０を電圧Ｖth2Hで充電する。   When inspecting the semiconductor device 14 according to the present embodiment for the presence or absence of leakage from the connection terminal 10 to the low voltage side (ground side) in the output-side chip 16, similarly to the leak inspection in the semiconductor device 1 according to the first embodiment, First, the voltage Vth2H is supplied to the power supply terminal Vdd, the output of the input side inverter 5 is set to Hi for each inverter row, and each connection terminal 10 is charged with the voltage Vth2H.

次に、それぞれの接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化した後、電源電圧をＶth2HからＶdd（２Ｈ）へと増大させる。その後、半導体装置１４を放置しながら、ＯＲゲート１８の出力端１８ａと接続された出力端子２０における出力信号を検出して、ＯＲゲート１８の出力端１８ａの出力信号が、ＬｏからＨｉへと反転するか否かを検出する。通常、出力側チップ１６内において低電圧側へのリークが発生していない場合、複数ある出力側インバータ６の出力端６ｂの出力信号ＶINVはすべてＬｏであるため、ＯＲゲート１８の出力端１８ａの出力信号もＬｏとなっている。   Next, after each connection terminal 10 is set to high impedance (Hi-Z), the power supply voltage is increased from Vth2H to Vdd (2H). Thereafter, the output signal at the output terminal 20 connected to the output terminal 18a of the OR gate 18 is detected while the semiconductor device 14 is left, and the output signal at the output terminal 18a of the OR gate 18 is inverted from Lo to Hi. Whether or not to do is detected. Normally, when there is no leakage to the low voltage side in the output side chip 16, the output signals VINV of the output terminals 6b of the plurality of output side inverters 6 are all Lo, so that the output terminal 18a of the OR gate 18 The output signal is also Lo.

出力側チップ１６内での低電圧側へのリークにより、いずれかの接続端子１０の充電電圧ＶchがＶth2Hから低下して出力側インバータ６のスレシホールド電圧Ｖth2を横切ると、該当する出力側インバータ６の出力端６ｂの出力信号ＶINVはＬｏからＨｉへと反転する。これにより、ＯＲゲート１８の出力端１８ａの出力信号もＬｏからＨｉへと反転するため、ＯＲゲート１８の出力端１８ａに接続された出力端子２０の出力信号を検出することにより、出力側チップ１６内での低電圧側へのリークがあると判定される。
半導体装置１４について、接続端子１０から出力側チップ１６内の電源電圧側へのリークの有無を検査する場合、実施形態１による半導体装置１におけるリーク検査と同様に、最初に、電源端子Ｖddに電圧Ｖth2Lを供給するとともに、それぞれのインバータ列につき入力側インバータ５の出力をＨｉとし、それぞれの接続端子１０を電圧Ｖth2Lで充電する。 When the charging voltage Vch of any of the connection terminals 10 drops from Vth2H and crosses the threshold voltage Vth2 of the output-side inverter 6 due to leakage to the low-voltage side in the output-side chip 16, the corresponding output-side inverter The output signal VINV at the output terminal 6b of 6 is inverted from Lo to Hi. As a result, the output signal at the output terminal 18a of the OR gate 18 is also inverted from Lo to Hi, so that the output side chip 16 is detected by detecting the output signal at the output terminal 20 connected to the output terminal 18a of the OR gate 18. It is determined that there is a leak to the low voltage side.
When the semiconductor device 14 is inspected for leakage from the connection terminal 10 to the power supply voltage side in the output-side chip 16, first, similarly to the leak inspection in the semiconductor device 1 according to the first embodiment, a voltage is first applied to the power supply terminal Vdd. While supplying Vth2L, the output of the input side inverter 5 is set to Hi for each inverter row, and the respective connection terminals 10 are charged with the voltage Vth2L.

次に、それぞれの接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化した後、電源電圧をＶth2LからＶdd（２Ｌ）へと増大させる。その後、半導体装置１４を放置しながら、ＡＮＤゲート１７の出力端１７ａと接続された出力端子１９における出力信号を検出して、ＡＮＤゲート１７の出力端１７ａの出力信号が、ＨｉからＬｏへと反転するか否かを検出する。通常、出力側チップ１６内において電源電圧側へのリークがない場合、複数ある出力側インバータ６の出力端６ｂの出力信号ＶINVはすべてＨｉであるため、ＡＮＤゲート１７の出力端１７ａの出力信号もＨｉとなっている。   Next, after each connection terminal 10 is set to high impedance (Hi-Z), the power supply voltage is increased from Vth2L to Vdd (2L). Thereafter, the output signal at the output terminal 19 connected to the output terminal 17a of the AND gate 17 is detected while the semiconductor device 14 is left, and the output signal at the output terminal 17a of the AND gate 17 is inverted from Hi to Lo. Whether or not to do is detected. Normally, when there is no leakage to the power supply voltage side in the output side chip 16, all the output signals VINV of the output terminals 6b of the plurality of output side inverters 6 are Hi, so that the output signal of the output terminal 17a of the AND gate 17 is also Hi.

出力側チップ１６内での電源電圧側へのリークにより、いずれかの接続端子１０の充電電圧ＶchがＶth2Lから上昇して出力側インバータ６のスレシホールド電圧Ｖth2を横切ると、該当する出力側インバータ６の出力端６ｂの出力信号ＶINVはＨｉからＬｏへと反転する。これにより、ＡＮＤゲート１７の出力端１７ａの出力信号もＨｉからＬｏへと反転するため、ＡＮＤゲート１７の出力端１７ａに接続された出力端子１９の出力信号を検出することにより、出力側チップ１６内での電源電圧側へのリークがあると判定される。   When the charge voltage Vch of any of the connection terminals 10 rises from Vth2L and crosses the threshold voltage Vth2 of the output-side inverter 6 due to leakage to the power supply voltage side in the output-side chip 16, the corresponding output-side inverter The output signal VINV at the output terminal 6b of 6 is inverted from Hi to Lo. As a result, the output signal of the output terminal 17a of the AND gate 17 is also inverted from Hi to Lo, so that the output side chip 16 is detected by detecting the output signal of the output terminal 19 connected to the output terminal 17a of the AND gate 17. It is determined that there is a leak to the power supply voltage side.

本実施形態による半導体装置のリーク検査方法によれば、出力側チップ１６内の複数ある接続端子１０のどれからのリークであるかが特定できないが、通常、製品検査においては出力側チップ１６内にリーク箇所が１箇所でもあれば不良とされるため、実用上の問題はない。   According to the method for inspecting a leak of a semiconductor device according to the present embodiment, it cannot be specified from which of a plurality of connection terminals 10 in the output side chip 16, but normally in the output side chip 16 in product inspection. There is no practical problem because there is a leak if there is only one leak.

＜実施形態４＞
次に、図１２に基いて、本発明の実施形態４による半導体装置２１およびそのリーク検査方法について説明する。図１２において図１１に示した実施形態３による半導体装置１４と同様の構成については、同一の符号を付している。本実施形態による半導体装置２１は、複数ある接続端子１０について、その隣り合った接続端子１０の間におけるリークの有無を検査可能に形成されており、実施形態３による半導体装置１４におけるＡＮＤゲート１７に代えて、出力側チップ２２中に一対のＡＮＤゲート２３、２４を設け、ＯＲゲート１８に代えて、出力側チップ２２中に一対のＯＲゲート５４、５５を設けたものである。 <Embodiment 4>
Next, the semiconductor device 21 and the leak inspection method thereof according to Embodiment 4 of the present invention will be described with reference to FIG. In FIG. 12, the same reference numerals are given to the same configurations as those of the semiconductor device 14 according to the third embodiment shown in FIG. 11. The semiconductor device 21 according to the present embodiment is formed so as to be capable of inspecting the presence or absence of leakage between adjacent connection terminals 10 for a plurality of connection terminals 10, and is connected to the AND gate 17 in the semiconductor device 14 according to the third embodiment. Instead, a pair of AND gates 23 and 24 are provided in the output side chip 22, and a pair of OR gates 54 and 55 are provided in the output side chip 22 instead of the OR gate 18.

出力側チップ２２内に並べられた複数ある出力側インバータ６の出力端６ｂは、１つおきにＡＮＤゲート２３の入力側およびＯＲゲート５４の入力側に接続されている。また、出力側インバータ６の出力端６ｂのうち、ＡＮＤゲート２３およびＯＲゲート５４に接続されていない出力端６ｂ（ＡＮＤゲート２３およびＯＲゲート５４に接続されているものの隣に位置している出力端６ｂ）は、他のＡＮＤゲート２４およびＯＲゲート５５の入力側に接続されている。   The output terminals 6b of the plurality of output side inverters 6 arranged in the output side chip 22 are connected to the input side of the AND gate 23 and the input side of the OR gate 54 every other one. Of the output terminals 6b of the output side inverter 6, the output terminal 6b not connected to the AND gate 23 and the OR gate 54 (the output terminal located next to the output terminal 6b connected to the AND gate 23 and the OR gate 54). 6b) is connected to the input side of the other AND gate 24 and OR gate 55.

ＡＮＤゲート２３の出力端２３ａには、パッケージ２の外部へ引き出された出力端子（パッド）２５が接続されている。また、ＯＲゲート５４の出力端５４ａには、パッケージ２の外部へ引き出された出力端子（パッド）５６が接続されている。また、ＡＮＤゲート２４の出力端２４ａには、パッケージ２の外部へ引き出された出力端子（パッド）２６が接続されている。また、ＯＲゲート５５の出力端５５ａには、パッケージ２の外部へ引き出された出力端子（パッド）５７が接続されている。その他の構成については、実施形態３による半導体装置１４と同様であるため説明は省略する。   An output terminal (pad) 25 drawn out of the package 2 is connected to the output end 23 a of the AND gate 23. An output terminal (pad) 56 drawn out of the package 2 is connected to the output end 54 a of the OR gate 54. An output terminal (pad) 26 drawn out of the package 2 is connected to the output terminal 24 a of the AND gate 24. An output terminal (pad) 57 drawn out of the package 2 is connected to the output end 55a of the OR gate 55. Since other configurations are the same as those of the semiconductor device 14 according to the third embodiment, description thereof is omitted.

半導体装置２１について、いずれかの接続端子１０から隣の接続端子１０を介した低電圧側に向けてのリークの有無を検査する場合、最初に、電源端子Ｖddに電圧Ｖth2Hを供給するとともに、１つおきに配置された入力側インバータ５（例えば、ＡＮＤゲート２３およびＯＲゲート５４に接続された出力側インバータ６と接続端子１０を介して接続された入力側インバータ５とする）の出力をＨｉとし、それぞれの接続端子１０を１つおきに電圧Ｖth2Hで充電する。その他の入力側インバータ５（ＡＮＤゲート２４およびＯＲゲート５５に接続された出力側インバータ６と接続端子１０を介して接続された入力側インバータ５であって、これも１つおきに配置されている）の出力はＬｏとされ、これらに接続された接続端子１０には充電は行われない。   When the semiconductor device 21 is inspected for leakage from any one of the connection terminals 10 toward the low voltage side via the adjacent connection terminal 10, the voltage Vth2H is first supplied to the power supply terminal Vdd and 1 The output of the input side inverter 5 (for example, the input side inverter 5 connected to the output side inverter 6 connected to the AND gate 23 and the OR gate 54 via the connection terminal 10) is set to Hi. Then, every other connection terminal 10 is charged with the voltage Vth2H. Other input side inverters 5 (the output side inverters 6 connected to the AND gate 24 and the OR gate 55 and the input side inverters 5 connected via the connection terminals 10 are also arranged every other one. ) Is set to Lo, and the connection terminal 10 connected thereto is not charged.

次に、出力側インバータ６を介してＡＮＤゲート２３およびＯＲゲート５４に接続された接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化した後、電源電圧をＶth2HからＶdd（２Ｈ）へと増大させる。この場合、ＡＮＤゲート２４およびＯＲゲート５５に接続された入力側インバータ５の出力はＬｏのままとする。その後、半導体装置２１を放置しながら、ＯＲゲート５４の出力端５４ａと接続された出力端子５６における出力信号を検出する。   Next, after the connection terminal 10 connected to the AND gate 23 and the OR gate 54 via the output-side inverter 6 is set to high impedance (Hi-Z), the power supply voltage is increased from Vth2H to Vdd (2H). In this case, the output of the input side inverter 5 connected to the AND gate 24 and the OR gate 55 remains Lo. Thereafter, the output signal at the output terminal 56 connected to the output terminal 54a of the OR gate 54 is detected while the semiconductor device 21 is left unattended.

出力側チップ２２内において、全くリークが発生していない場合、Ｈｉ出力させた入力側インバータ５と接続された、すべての出力側インバータ６の出力端６ｂにおける出力信号ＶINVが、そろってＬｏとなるため、ＯＲゲート５４の出力端５４ａにおける出力信号はＬｏとなっている。
出力側チップ２２内において、充電を行ったいずれかの接続端子１０から低電圧側に向けてリークが発生した場合、充電を行った接続端子１０の電圧が低下し、これと接続された出力側インバータ６の出力端６ｂの出力がＬｏからＨｉへと反転する。 When no leak occurs in the output side chip 22, the output signals VINV at the output terminals 6b of all the output side inverters 6 connected to the input side inverter 5 that outputs Hi are all set to Lo. Therefore, the output signal at the output terminal 54a of the OR gate 54 is Lo.
In the output side chip 22, when leakage occurs from any of the charged connection terminals 10 toward the low voltage side, the voltage of the charged connection terminal 10 decreases, and the output side connected thereto The output of the output terminal 6b of the inverter 6 is inverted from Lo to Hi.

次に、再び、電源端子Ｖddに電圧Ｖth2Hを供給し、Ｈｉ出力させる入力側インバータ５とＬｏ出力のままとする入力側インバータ５を、上述した場合と入れ換えて同様の検査を行う。この場合は、接続端子１０に充電後、出力側インバータ６を介してＡＮＤゲート２４およびＯＲゲート５５に接続された接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化した後、電源電圧をＶth2HからＶdd（２Ｈ）へと増大させる。その後、上述した場合と同様に、半導体装置２１を放置しながら、ＯＲゲート５５の出力端５５ａと接続された出力端子５７における出力信号を検出する。   Next, the voltage Vth2H is again supplied to the power supply terminal Vdd, and the input-side inverter 5 that outputs Hi and the input-side inverter 5 that remains in the Lo output are replaced with the above-described case and the same inspection is performed. In this case, after the connection terminal 10 is charged, the connection terminal 10 connected to the AND gate 24 and the OR gate 55 via the output side inverter 6 is changed to high impedance (Hi-Z), and then the power supply voltage is changed from Vth2H to Vdd. Increase to (2H). Thereafter, as in the case described above, the output signal at the output terminal 57 connected to the output terminal 55a of the OR gate 55 is detected while leaving the semiconductor device 21 unattended.

これらにより、半導体装置２１を放置しながら出力端子５６あるいは出力端子５７の出力信号を検出し、これらの出力信号がＬｏである場合、出力側チップ２２内においてリークが発生しておらず、出力端子５６あるいは出力端子５７の出力信号がＬｏからＨｉに反転した場合、出力側チップ２２内において低電圧側へのリークが発生していると判定される。   Thus, when the output signal of the output terminal 56 or the output terminal 57 is detected while the semiconductor device 21 is left unattended, and these output signals are Lo, no leakage occurs in the output side chip 22, and the output terminal When the output signal of 56 or the output terminal 57 is inverted from Lo to Hi, it is determined that a leak to the low voltage side is occurring in the output side chip 22.

半導体装置２１について、いずれかの接続端子１０から隣の接続端子１０を介した電源電圧側に向けてのリークの有無を検査する場合、最初に、電源端子Ｖddに電圧Ｖth2Lを供給するとともに、すべての入力側インバータ５の出力をＨｉとし、それぞれの接続端子１０を電圧Ｖth2Lで充電する。   When the semiconductor device 21 is inspected for leakage from any one of the connection terminals 10 to the power supply voltage side via the adjacent connection terminal 10, first, the voltage Vth2L is supplied to the power supply terminal Vdd. The output of the input side inverter 5 is set to Hi, and each connection terminal 10 is charged with the voltage Vth2L.

次に、出力側インバータ６を介してＡＮＤゲート２３およびＯＲゲート５４に接続された接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化した後、電源電圧をＶth2LからＶdd（２Ｌ）へと増大させる。この場合、ＡＮＤゲート２４およびＯＲゲート５５に接続された入力側インバータ５の出力はＨｉのままとする。その後、半導体装置２１を放置しながら、ＡＮＤゲート２３の出力端２３ａと接続された出力端子２５における出力信号を検出する。   Next, after the connection terminal 10 connected to the AND gate 23 and the OR gate 54 via the output-side inverter 6 is set to high impedance (Hi-Z), the power supply voltage is increased from Vth2L to Vdd (2L). In this case, the output of the input side inverter 5 connected to the AND gate 24 and the OR gate 55 remains Hi. Thereafter, the output signal at the output terminal 25 connected to the output terminal 23a of the AND gate 23 is detected while the semiconductor device 21 is left unattended.

出力側チップ２２内において、全くリークが発生していない場合、すべての出力側インバータ６の出力端６ｂにおける出力信号ＶINVが、そろってＨｉとなるため、ＡＮＤゲート２３の出力端２３ａにおける出力信号はＨｉとなっている。
出力側チップ２２内において、充電を行ったいずれかの接続端子１０から電源電圧側に向けてリークが発生した場合、充電を行った接続端子１０の電圧が上昇し、これと接続された出力側インバータ６の出力端６ｂの出力がＨｉからＬｏへと反転する。 When no leak occurs in the output side chip 22, the output signals VINV at the output terminals 6b of all the output side inverters 6 are all Hi, so that the output signal at the output terminal 23a of the AND gate 23 is Hi.
In the output side chip 22, when a leak occurs from any of the charged connection terminals 10 toward the power supply voltage side, the voltage of the connection terminal 10 that has been charged rises, and the output side connected thereto The output of the output terminal 6b of the inverter 6 is inverted from Hi to Lo.

次に、再び、電源端子Ｖddに電圧Ｖth2Lを供給し、ハイインピーダンス（Ｈｉ−Ｚ）化する接続端子１０と接続された入力側インバータ５とＨｉ出力のままとする入力側インバータ５を、上述した場合と入れ換えて同様の検査を行う。この場合は、接続端子１０に充電後、出力側インバータ６を介してＡＮＤゲート２４およびＯＲゲート５５に接続された接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化した後、電源電圧をＶth2LからＶdd（２Ｌ）へと増大させる。その後、上述した場合と同様に、半導体装置２１を放置しながら、ＡＮＤゲート２４の出力端２４ａと接続された出力端子２６における出力信号を検出する。   Next, the voltage Vth2L is again supplied to the power supply terminal Vdd, and the input side inverter 5 connected to the connection terminal 10 which becomes high impedance (Hi-Z) and the input side inverter 5 which remains the Hi output are described above. The same inspection is performed in place of the case. In this case, after the connection terminal 10 is charged, the connection terminal 10 connected to the AND gate 24 and the OR gate 55 via the output side inverter 6 is changed to high impedance (Hi-Z), and then the power supply voltage is changed from Vth2L to Vdd. Increase to (2L). Thereafter, as in the case described above, the output signal at the output terminal 26 connected to the output terminal 24a of the AND gate 24 is detected while leaving the semiconductor device 21 unattended.

これらにより、半導体装置２１を放置しながら出力端子２５あるいは出力端子２６の出力信号を検出し、これらの出力信号がＨｉである場合、出力側チップ２２内においてリークが発生しておらず、出力端子２５あるいは出力端子２６の出力信号がＨｉからＬｏに反転した場合、出力側チップ２２内において電源電圧側へのリークが発生していると判定される。
本実施形態による半導体装置のリーク検査方法においても、出力側チップ２２内の複数ある接続端子１０のどれからのリークであるかが特定できないが、実施形態３の場合と同様の理由で、実用上の問題はない。 Thus, when the output signal of the output terminal 25 or the output terminal 26 is detected while the semiconductor device 21 is left unattended, and these output signals are Hi, no leak occurs in the output-side chip 22, and the output terminal 25 or when the output signal of the output terminal 26 is inverted from Hi to Lo, it is determined that a leak toward the power supply voltage has occurred in the output side chip 22.
Also in the leak inspection method for the semiconductor device according to the present embodiment, it cannot be specified from which of the plurality of connection terminals 10 in the output-side chip 22, but for practical reasons, the reason is the same as in the third embodiment. There is no problem.

＜実施形態５＞
次に、図１３乃至図１５に基いて、本発明の実施形態５による半導体装置２７およびそのリーク検査方法について説明する。図１３において図１に示した実施形態１による半導体装置１と同様の構成については、同一の符号を付している。本実施形態による半導体装置２７は、実施形態１による半導体装置１において、一対のインバータ５、６を含みパッケージ２中に形成されていたインバータ列を、さらにもう１つ設けたものである。半導体装置２７において新たに加えられたインバータ列は、実施形態１による半導体装置１において形成されていたインバータ列に対して、入出力方向が反対向きに形成されている。すなわち、図１３に示すように半導体装置２７においては、順方向インバータ列３０と逆方向インバータ列３１とを有している。 <Embodiment 5>
Next, the semiconductor device 27 and its leak inspection method according to Embodiment 5 of the present invention will be described with reference to FIGS. In FIG. 13, the same components as those of the semiconductor device 1 according to the first embodiment shown in FIG. The semiconductor device 27 according to the present embodiment is the semiconductor device 1 according to the first embodiment, in which another inverter row including the pair of inverters 5 and 6 and formed in the package 2 is provided. The inverter row newly added in the semiconductor device 27 has an input / output direction opposite to that of the inverter row formed in the semiconductor device 1 according to the first embodiment. That is, as shown in FIG. 13, the semiconductor device 27 has a forward inverter row 30 and a reverse inverter row 31.

順方向インバータ列３０は実施形態１による半導体装置１においても形成されており、パッケージ２の外部に引き出された入力端子７、８と接続され第１チップ２８（第２チップ２９内のリークの有無を検査する場合には本発明の入力側チップに該当し、第１チップ２８内のリークの有無を検査する場合には本発明の出力側チップに該当する）内に設けられた入力側インバータ５と、この入力側インバータ５の出力端５ｃと接続端子１０により接続された入力端６ａを有するとともに、パッケージ２の外部に引き出された出力端子９と接続され、第２チップ２９（第２チップ２９内のリークの有無を検査する場合には本発明の出力側チップに該当し、第１チップ２８内のリークの有無を検査する場合には本発明の入力側チップに該当する）内に設けられた出力側インバータ６を備えている。   The forward inverter row 30 is also formed in the semiconductor device 1 according to the first embodiment, and is connected to the input terminals 7 and 8 drawn out of the package 2 and connected to the first chip 28 (the presence or absence of leakage in the second chip 29). The input side inverter 5 provided in the input-side chip of the present invention corresponds to the input-side chip of the present invention, and the presence of leakage in the first chip 28 corresponds to the output-side chip of the present invention. And the input terminal 6a connected to the output terminal 5c of the input-side inverter 5 by the connection terminal 10, and to the output terminal 9 drawn out of the package 2, and connected to the second chip 29 (second chip 29). In the case of inspecting the presence or absence of leak in the first chip 28, it corresponds to the output side chip of the present invention, and in the case of inspecting the presence or absence of leak in the first chip 28, it corresponds to the input side chip of the present invention). And an output side inverter 6 provided.

また、逆方向インバータ列３１は、パッケージ２の外部に引き出された入力端子７、８と接続され第２チップ２９内に設けられた入力側インバータ５と、この入力側インバータ５の出力端５ｃと接続端子１０により接続された入力端６ａを有するとともに、パッケージ２の外部に引き出された出力端子９と接続され、第１チップ２８内に設けられた出力側インバータ６を備えている。その他の構成については、実施形態１による半導体装置１と同様であるため説明は省略する。上述した構成を備えることにより、半導体装置２７は第１チップ２８および第２チップ２９内に発生するリークを同時に検出することができる。   The reverse inverter row 31 is connected to the input terminals 7 and 8 drawn to the outside of the package 2 and provided in the second chip 29, and the output terminal 5c of the input inverter 5 It has an input terminal 6 a connected by a connection terminal 10, is connected to an output terminal 9 drawn out of the package 2, and includes an output-side inverter 6 provided in the first chip 28. Since other configurations are the same as those of the semiconductor device 1 according to the first embodiment, the description thereof is omitted. With the above-described configuration, the semiconductor device 27 can simultaneously detect leaks generated in the first chip 28 and the second chip 29.

本実施形態による半導体装置２７について、接続端子１０から第１チップ２８および第２チップ２９の低電圧側（グランド側）へのリークの有無を検査する場合、最初に、電源端子Ｖddに電圧Ｖth12Hを供給するとともに、第１チップ２８および第２チップ２９の双方に形成された入力側インバータ５の出力をＨｉとし、それぞれの接続端子１０を電圧Ｖth12Hで充電する。   In the semiconductor device 27 according to the present embodiment, when the presence or absence of leakage from the connection terminal 10 to the low voltage side (ground side) of the first chip 28 and the second chip 29 is inspected, first, the voltage Vth12H is applied to the power supply terminal Vdd. At the same time, the output of the input-side inverter 5 formed on both the first chip 28 and the second chip 29 is set to Hi, and the connection terminals 10 are charged with the voltage Vth12H.

この時、電源端子Ｖddに供給する電圧Ｖth12Hは、電源電圧をＶdd（２Ｈ）とした場合における出力側インバータ６のスレシホールド電圧Ｖth12よりもわずかに高く設定する。ここで実際上、第１チップ２８に形成された出力側インバータ６のスレシホールド電圧Ｖth12と、出力側チップ２９に形成された出力側インバータ６のスレシホールド電圧Ｖth12には製品上のばらつきが存在するため、供給電圧Ｖth12Hは双方のスレシホールド電圧Ｖth12よりも高く設定するように注意する。   At this time, the voltage Vth12H supplied to the power supply terminal Vdd is set slightly higher than the threshold voltage Vth12 of the output side inverter 6 when the power supply voltage is Vdd (2H). Here, in practice, the threshold voltage Vth12 of the output-side inverter 6 formed on the first chip 28 and the threshold voltage Vth12 of the output-side inverter 6 formed on the output-side chip 29 have product variations. Care must be taken to set the supply voltage Vth12H higher than both threshold voltages Vth12.

次に、双方の接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化した後、電源電圧をＶth12HからＶdd（２Ｈ）へと増大させて、第１チップ２８および第２チップ２９の双方に形成された出力側インバータ６のスレシホールド電圧ＶthをＶth12とする。その後、半導体装置２７を放置しながら、第１チップ２８および第２チップ２９の双方の出力側インバータ６の出力端６ｂと接続された、それぞれの出力端子９における出力信号を検出して、出力側インバータ６の出力端６ｂの出力信号が、ＬｏからＨｉへと反転するか否かを検出する。通常、第１チップ２８および第２チップ２９内において低電圧側へのリークが発生していない場合、双方の出力側インバータ６の出力端６ｂの出力信号ＶINVはいずれもＬｏとなっている（図１４（ａ）示）。   Next, both the connection terminals 10 are made high impedance (Hi-Z), and then the power supply voltage is increased from Vth12H to Vdd (2H) to form both the first chip 28 and the second chip 29. The threshold voltage Vth of the output side inverter 6 is set to Vth12. Thereafter, while leaving the semiconductor device 27, the output signals at the respective output terminals 9 connected to the output terminals 6b of the output side inverters 6 of both the first chip 28 and the second chip 29 are detected, and the output side It is detected whether or not the output signal of the output terminal 6b of the inverter 6 is inverted from Lo to Hi. Normally, when no leakage to the low voltage side occurs in the first chip 28 and the second chip 29, the output signals VINV of the output terminals 6b of both the output side inverters 6 are both Lo (FIG. 14 (a)).

第１チップ２８または第２チップ２９内での低電圧側へのリークにより、いずれかの接続端子１０の充電電圧ＶchがＶth12Hから低下して出力側インバータ６のスレシホールド電圧Ｖth12を横切ると、該当する出力側インバータ６の出力端６ｂの出力信号ＶINVはＬｏからＨｉへと反転する（図１４（ｂ）示）。これにより、出力側インバータ６の出力端６ｂと接続された出力端子９の出力信号を検出することにより、第１チップ２８または第２チップ２９内での低電圧側へのリークがあると判定される。   When the charge voltage Vch of any of the connection terminals 10 drops from Vth12H due to leakage to the low voltage side in the first chip 28 or the second chip 29 and crosses the threshold voltage Vth12 of the output side inverter 6, The output signal VINV at the output terminal 6b of the corresponding output side inverter 6 is inverted from Lo to Hi (shown in FIG. 14B). Thereby, by detecting the output signal of the output terminal 9 connected to the output terminal 6b of the output side inverter 6, it is determined that there is a leak to the low voltage side in the first chip 28 or the second chip 29. The

本実施形態による半導体装置２７について、接続端子１０から第１チップ２８および第２チップ２９の電源電圧側へのリークの有無を検査する場合、最初に、電源端子Ｖddに電圧Ｖth12Lを供給するとともに、第１チップ２８および第２チップ２９の双方に形成された入力側インバータ５の出力をＨｉとし、それぞれの接続端子１０を電圧Ｖth12Lで充電する。
この時、電源端子Ｖddに供給する電圧Ｖth12Lは、電源電圧をＶdd（２Ｌ）とした場合における出力側インバータ６のスレシホールド電圧Ｖth12よりもわずかに低く設定するのであるが、上述した場合と同様の理由で、供給電圧Ｖth12Lは双方のスレシホールド電圧Ｖth12よりも低く設定するように注意する。 In the semiconductor device 27 according to the present embodiment, when the presence or absence of leakage from the connection terminal 10 to the power supply voltage side of the first chip 28 and the second chip 29 is inspected, first, the voltage Vth12L is supplied to the power supply terminal Vdd, The output of the input side inverter 5 formed in both the first chip 28 and the second chip 29 is set to Hi, and the respective connection terminals 10 are charged with the voltage Vth12L.
At this time, the voltage Vth12L supplied to the power supply terminal Vdd is set slightly lower than the threshold voltage Vth12 of the output side inverter 6 when the power supply voltage is Vdd (2L). For this reason, care should be taken that the supply voltage Vth12L is set lower than both threshold voltages Vth12.

次に、双方の接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化した後、電源電圧をＶth12LからＶdd（２Ｌ）へと増大させて、第１チップ２８および第２チップ２９の双方に形成された出力側インバータ６のスレシホールド電圧ＶthをＶth12とする。その後、半導体装置２７を放置しながら、第１チップ２８および第２チップ２９の双方の出力側インバータ６の出力端６ｂと接続された、それぞれの出力端子９における出力信号を検出して、出力側インバータ６の出力端６ｂの出力信号が、ＨｉからＬｏへと反転するか否かを検出する。通常、第１チップ２８および第２チップ２９内において電源電圧側へのリークが発生していない場合、双方の出力側インバータ６の出力端６ｂの出力信号ＶINVはいずれもＨｉとなっている（図１５（ａ）示）。   Next, both the connection terminals 10 are made high impedance (Hi-Z), and then the power supply voltage is increased from Vth12L to Vdd (2L) to form both the first chip 28 and the second chip 29. The threshold voltage Vth of the output side inverter 6 is set to Vth12. Thereafter, while leaving the semiconductor device 27, the output signals at the respective output terminals 9 connected to the output terminals 6b of the output side inverters 6 of both the first chip 28 and the second chip 29 are detected, and the output side It is detected whether the output signal of the output terminal 6b of the inverter 6 is inverted from Hi to Lo. Normally, when there is no leakage to the power supply voltage side in the first chip 28 and the second chip 29, the output signal VINV of the output terminal 6b of both output side inverters 6 is Hi (see FIG. 15 (a) shown).

第１チップ２８または第２チップ２９内での電源電圧側へのリークにより、いずれかの接続端子１０の充電電圧ＶchがＶth12Lから上昇して出力側インバータ６のスレシホールド電圧Ｖth12を横切ると、該当する出力側インバータ６の出力端６ｂの出力信号ＶINVはＨｉからＬｏへと反転する（図１５（ｂ）示）。これにより、出力側インバータ６の出力端６ｂと接続された出力端子９の出力信号を検出することにより、第１チップ２８または第２チップ２９内での電源電圧側へのリークがあると判定される。   When the charging voltage Vch of any one of the connection terminals 10 rises from Vth12L and crosses the threshold voltage Vth12 of the output side inverter 6 due to leakage to the power supply voltage side in the first chip 28 or the second chip 29, The output signal VINV at the output terminal 6b of the corresponding output side inverter 6 is inverted from Hi to Lo (shown in FIG. 15B). Thereby, by detecting the output signal of the output terminal 9 connected to the output terminal 6b of the output side inverter 6, it is determined that there is a leak to the power supply voltage side in the first chip 28 or the second chip 29. The

＜実施形態５の変形例＞
次に、図１６乃至図２０に基いて、本発明の実施形態５の変形例による半導体装置３２、３３、３４およびそのリーク検査方法について説明する。図１６乃至図１８において図１３に示した実施形態５による半導体装置２７と同様の構成については、同一の符号を付している。本変形例による半導体装置３２、３３、３４は、実施形態５による半導体装置２７に対して電源端子Ｖddと低電圧端子Ｖssのうちの少なくともいずれかの端子については、第１チップ２８と第２チップ２９とに異なる電圧を供給可能なように、パッケージ２の外部へ別々に引き出されている。 <Modification of Embodiment 5>
Next, semiconductor devices 32, 33, and 34 and a leak inspection method thereof according to a modification of the fifth embodiment of the present invention will be described with reference to FIGS. 16 to 18, the same reference numerals are given to the same configurations as those of the semiconductor device 27 according to the fifth embodiment shown in FIG. 13. The semiconductor devices 32, 33, and 34 according to the present modification are the first chip 28 and the second chip with respect to at least one of the power supply terminal Vdd and the low voltage terminal Vss with respect to the semiconductor device 27 according to the fifth embodiment. In order to be able to supply a voltage different from the voltage 29, the voltage is separately pulled out of the package 2.

図１６に示すように、実施形態５の第１変形例による半導体装置３２においては、第１チップ２８へ電源電圧を供給する第１電源端子Ｖdd1と、第２チップ２９へ電源電圧を供給する第２電源端子Ｖdd2とが別々に形成され、ともにパッケージ２の外部へ引き出されている。その他の構成については、実施形態５による半導体装置２７と同様であるため説明は省略する。   As shown in FIG. 16, in the semiconductor device 32 according to the first modification of the fifth embodiment, the first power supply terminal Vdd1 that supplies the power supply voltage to the first chip 28 and the first power supply voltage that supplies the power supply voltage to the second chip 29. Two power supply terminals Vdd2 are formed separately, and both are drawn out of the package 2. Since other configurations are the same as those of the semiconductor device 27 according to the fifth embodiment, the description thereof is omitted.

次に、図１７に示すように、実施形態５の第２変形例による半導体装置３３においては、第１チップ２８を低電圧側へ接続する第１低電圧端子Ｖss1と、第２チップ２９を低電圧側へ接続する低第２電圧端子Ｖss2とが別々に形成され、ともにパッケージ２の外部へ引き出されている。その他の構成については、実施形態５による半導体装置２７と同様であるため説明は省略する。   Next, as shown in FIG. 17, in the semiconductor device 33 according to the second modification of the fifth embodiment, the first low voltage terminal Vss1 that connects the first chip 28 to the low voltage side and the second chip 29 are low. The low second voltage terminal Vss2 connected to the voltage side is formed separately, and both are drawn out of the package 2. Since other configurations are the same as those of the semiconductor device 27 according to the fifth embodiment, the description thereof is omitted.

次に、図１８に示すように、実施形態５の第３変形例による半導体装置３４においては、第１チップ２８へ電源電圧を供給する第１電源端子Ｖdd1と、第２チップ２９へ電源電圧を供給する第２電源端子Ｖdd2とが別々に形成され、ともにパッケージ２の外部へ引き出されている。さらに、第１チップ２８を低電圧側へ接続する第１低電圧端子Ｖss1と、第２チップ２９を低電圧側へ接続する第２低電圧端子Ｖss2とも別々に形成され、ともにパッケージ２の外部へ引き出されている。その他の構成については、実施形態５による半導体装置２７と同様であるため説明は省略する。   Next, as shown in FIG. 18, in the semiconductor device 34 according to the third modification of the fifth embodiment, the first power supply terminal Vdd1 that supplies the power supply voltage to the first chip 28 and the power supply voltage to the second chip 29 are applied. The second power supply terminal Vdd2 to be supplied is formed separately, and both are drawn out of the package 2. Further, the first low voltage terminal Vss1 for connecting the first chip 28 to the low voltage side and the second low voltage terminal Vss2 for connecting the second chip 29 to the low voltage side are separately formed, and both are formed outside the package 2. Has been pulled out. Since other configurations are the same as those of the semiconductor device 27 according to the fifth embodiment, the description thereof is omitted.

上述したように、第１変形例乃至第３変形例による半導体装置３２、３３、３４のいずれにおいても、電源端子Ｖddと低電圧端子Ｖssのうちの少なくともいずれかの端子については、第１チップ２８と第２チップ２９とで別々に形成されて、パッケージ２の外部へ引き出されているため、第１チップ２８と第２チップ２９に対して、互いに異なる電圧を供給することが可能である。   As described above, in any of the semiconductor devices 32, 33, and 34 according to the first to third modifications, at least one of the power supply terminal Vdd and the low voltage terminal Vss is used for the first chip 28. Since the second chip 29 and the second chip 29 are separately formed and pulled out of the package 2, different voltages can be supplied to the first chip 28 and the second chip 29.

次に、図１９に基づき、上述した第１変形例乃至第３変形例による半導体装置３２、３３、３４について、接続端子１０から第２チップ２９内の低電圧側（グランド側）へのリークの有無を検出するための検査方法について説明する。最初に、第１チップ２８および第２チップ２９の双方に電源電圧Ｖth2Hを供給するとともに、第１チップ２８内に形成された入力側インバータ５（順方向インバータ列３０中にあるもの）の出力をＨｉとし、順方向インバータ列３０中の接続端子１０を電圧Ｖth2Hで充電する。   Next, with reference to FIG. 19, in the semiconductor devices 32, 33, and 34 according to the first to third modifications described above, leakage from the connection terminal 10 to the low voltage side (ground side) in the second chip 29 is performed. An inspection method for detecting presence / absence will be described. First, the power supply voltage Vth2H is supplied to both the first chip 28 and the second chip 29, and the output of the input side inverter 5 (in the forward inverter row 30) formed in the first chip 28 is supplied. The connection terminal 10 in the forward inverter row 30 is charged with the voltage Vth2H.

上述したように、第１チップ２８と第２チップ２９とには互いに異なる電圧を供給可能であるが、検査開始時には双方にほぼ等しい電圧を供給し、第２チップ２９から第１チップ２８への出力をＬｏ設定する。これは、第２チップ２９から第１チップ２８へ向けてＨｉ出力を与えることにより、第１チップ２８の電源電圧よりも高い電圧が加わって第１チップ２８を破壊することを防ぐためである。   As described above, different voltages can be supplied to the first chip 28 and the second chip 29, but substantially the same voltage is supplied to both of them at the start of the inspection, and the second chip 29 to the first chip 28 are supplied. Set the output to Lo. This is to prevent destruction of the first chip 28 by applying a voltage higher than the power supply voltage of the first chip 28 by applying a Hi output from the second chip 29 to the first chip 28.

次に、第２チップ２９へ供給する電源電圧をＶdd（２Ｈ）に増大させる。これにより、第２チップ２９内に形成された出力側インバータ６（順方向インバータ列３０中にあるもの）のスレシホールド電圧は、Ｖth2に設定される。その後、順方向インバータ列３０中の接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化した後、半導体装置３２、３３、３４を放置しながら、第２チップ２９内に形成された出力側インバータ６の出力端６ｂと接続された出力端子９において、出力信号ＶINVを検出する。
通常、第２チップ２９内において低電圧側へのリークが発生していない場合、第２チップ２９内の出力側インバータ６の出力端６ｂの出力信号ＶINVはＬｏとなっている（図１９（ａ）示）。 Next, the power supply voltage supplied to the second chip 29 is increased to Vdd (2H). As a result, the threshold voltage of the output side inverter 6 (in the forward inverter row 30) formed in the second chip 29 is set to Vth2. Thereafter, the connection terminal 10 in the forward inverter row 30 is set to high impedance (Hi-Z), and the output side inverter 6 formed in the second chip 29 is left while leaving the semiconductor devices 32, 33, 34. The output signal VINV is detected at the output terminal 9 connected to the output terminal 6b.
Normally, when no leakage to the low voltage side occurs in the second chip 29, the output signal VINV of the output terminal 6b of the output side inverter 6 in the second chip 29 is Lo (FIG. 19A ) Show).

第２チップ２９内での低電圧側へのリークにより、順方向インバータ列３０中の接続端子１０の充電電圧Ｖch1がＶth2Hから低下して出力側インバータ６のスレシホールド電圧Ｖth2を横切ると、出力側インバータ６の出力端６ｂの出力信号ＶINVはＬｏからＨｉへと反転する（図１９（ｂ）示）。これにより、第２チップ２９内に形成された出力側インバータ６の出力端６ｂと接続された出力端子９の出力信号を検出することにより、第２チップ２９内での低電圧側へのリークがあると判定される。
第１チップ２８内での低電圧側へのリークの有無を検査する場合は、上述した場合に対して第１チップ２８と第２チップ２９とを入れ換えて、逆方向インバータ列３１に対して検査を行うのみであるため、説明は省略する。 When the charge voltage Vch1 of the connection terminal 10 in the forward inverter row 30 falls from Vth2H and crosses the threshold voltage Vth2 of the output-side inverter 6 due to leakage to the low voltage side in the second chip 29, the output The output signal VINV at the output terminal 6b of the side inverter 6 is inverted from Lo to Hi (shown in FIG. 19B). Thereby, by detecting the output signal of the output terminal 9 connected to the output terminal 6b of the output side inverter 6 formed in the second chip 29, the leakage to the low voltage side in the second chip 29 is prevented. It is determined that there is.
When the presence or absence of leakage to the low voltage side in the first chip 28 is inspected, the first inverter 28 and the second chip 29 are replaced with respect to the above-described case, and the reverse inverter array 31 is inspected. Therefore, the description is omitted.

次に、図２０に基づき、上述した第１変形例乃至第３変形例による半導体装置３２、３３、３４について、接続端子１０から第２チップ２９内の電源電圧側へのリークの有無を検出するための検査方法について説明する。最初に、低電圧側へのリークの有無を検出する場合と同様に、第１チップ２８および第２チップ２９の双方に電源電圧Ｖth2Lを供給するとともに、第１チップ２８内に形成された入力側インバータ５（順方向インバータ列３０中にあるもの）の出力をＨｉとし、順方向インバータ列３０中の接続端子１０を電圧Ｖth2Lで充電する。   Next, based on FIG. 20, the presence or absence of leakage from the connection terminal 10 to the power supply voltage side in the second chip 29 is detected in the semiconductor devices 32, 33, and 34 according to the first to third modifications described above. An inspection method for this will be described. First, as in the case of detecting the presence or absence of leakage to the low voltage side, the power supply voltage Vth2L is supplied to both the first chip 28 and the second chip 29, and the input side formed in the first chip 28 is used. The output of the inverter 5 (in the forward inverter row 30) is set to Hi, and the connection terminal 10 in the forward inverter row 30 is charged with the voltage Vth2L.

上述したように、第１チップ２８と第２チップ２９とには互いに異なる電圧を供給可能であるが、検査開始時には双方にほぼ等しい電圧を供給し、第２チップ２９から第１チップ２８への出力をＬｏ設定する。これは、第２チップ２９から第１チップ２８へ向けてＨｉ出力を与えることにより、第１チップ２８の電源電圧よりも高い電圧が加わって第１チップ２８を破壊することを防ぐためである。   As described above, different voltages can be supplied to the first chip 28 and the second chip 29, but substantially the same voltage is supplied to both of them at the start of the inspection, and the second chip 29 to the first chip 28 are supplied. Set the output to Lo. This is to prevent destruction of the first chip 28 by applying a voltage higher than the power supply voltage of the first chip 28 by applying a Hi output from the second chip 29 to the first chip 28.

次に、第２チップ２９へ供給する電源電圧をＶdd（２Ｌ）に増大させる。これにより、順方向インバータ列３０中の出力側インバータ６のスレシホールド電圧は、Ｖth2に設定される。その後、順方向インバータ列３０中の接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化した後、半導体装置３２、３３、３４を放置しながら、第２チップ２９内に形成された出力側インバータ６の出力端６ｂと接続された出力端子９において、出力信号ＶINVを検出する。
通常、第２チップ２９内において電源電圧側へのリークが発生していない場合、第２チップ２９内の出力側インバータ６の出力端６ｂの出力信号ＶINVはＨｉとなっている（図２０（ａ）示）。 Next, the power supply voltage supplied to the second chip 29 is increased to Vdd (2L). As a result, the threshold voltage of the output side inverter 6 in the forward inverter row 30 is set to Vth2. Thereafter, the connection terminal 10 in the forward inverter row 30 is set to high impedance (Hi-Z), and the output side inverter 6 formed in the second chip 29 is left while leaving the semiconductor devices 32, 33, 34. The output signal VINV is detected at the output terminal 9 connected to the output terminal 6b.
Normally, when there is no leakage to the power supply voltage side in the second chip 29, the output signal VINV of the output terminal 6b of the output side inverter 6 in the second chip 29 is Hi (FIG. 20A ) Show).

第２チップ２９内での電源電圧側へのリークにより、順方向インバータ列３０中の接続端子１０の充電電圧Ｖch1がＶth2Lから上昇して出力側インバータ６のスレシホールド電圧Ｖth2を横切ると、出力側インバータ６の出力端６ｂの出力信号ＶINVはＨｉからＬｏへと反転する（図２０（ｂ）示）。これにより、第２チップ２９内に形成された出力側インバータ６の出力端６ｂと接続された出力端子９の出力信号を検出することにより、第２チップ２９内での電源電圧側へのリークがあると判定される。
第１チップ２８内での電源電圧側へのリークの有無を検査する場合は、上述した場合に対して第１チップ２８と第２チップ２９とを入れ換えて、逆方向インバータ列３１に対して検査を行うのみであるため、説明は省略する。 When the charging voltage Vch1 of the connection terminal 10 in the forward inverter row 30 rises from Vth2L and crosses the threshold voltage Vth2 of the output side inverter 6 due to leakage to the power supply voltage side in the second chip 29, the output The output signal VINV at the output terminal 6b of the side inverter 6 is inverted from Hi to Lo (shown in FIG. 20B). Thereby, by detecting the output signal of the output terminal 9 connected to the output terminal 6b of the output side inverter 6 formed in the second chip 29, the leakage to the power supply voltage side in the second chip 29 is detected. It is determined that there is.
When the presence or absence of leakage toward the power supply voltage in the first chip 28 is inspected, the first inverter 28 and the second chip 29 are replaced with respect to the above-described case, and the reverse inverter array 31 is inspected. Therefore, the description is omitted.

＜実施形態６＞
次に、図２１および図２２に基いて、本発明の実施形態６による半導体装置３８およびそのリーク検査方法について説明する。図２１は、第２チップ３６に形成された出力側インバータ６の出力端６ｂが、直接にパッケージ２の外部に引き出されていない例としての半導体装置３５を示している。半導体装置３５のパッケージ２内には、第１チップ２８と第２チップ３６とが形成されている。第１チップ２８は、図１３に示した半導体装置２７が有するものと同様のものである。 <Embodiment 6>
Next, based on FIGS. 21 and 22, a semiconductor device 38 and a leak inspection method thereof according to Embodiment 6 of the present invention will be described. FIG. 21 shows a semiconductor device 35 as an example in which the output end 6 b of the output-side inverter 6 formed on the second chip 36 is not directly drawn out of the package 2. A first chip 28 and a second chip 36 are formed in the package 2 of the semiconductor device 35. The first chip 28 is the same as that of the semiconductor device 27 shown in FIG.

半導体装置２７の第２チップ３６には出力側インバータ６が形成されており、その入力端６ａは接続端子１０により、第１チップ２８に形成された入力側インバータ５の出力端５ｃと接続されている。第２チップ３６内に形成された出力側インバータ６の出力端６ｂは機能ブロック３７と接続されており、パッケージ２の外部へと直接に引き出されてはいない。機能ブロック３７には、第２チップ３６内に形成された入力側インバータ５の第１入力端５ａおよび第２入力端５ｂが接続されており、第２チップ３６内に形成された入力側インバータ５の出力端５ｃは接続端子１０により、第１チップ２８に形成された出力側インバータ６の入力端６ａと接続されている。
上述したように、第２チップ３６に形成された出力側インバータ６の出力端６ｂは、パッケージ２の外部へ直接に引き出されてはいないため、出力端６ｂにおける出力信号ＶINVを検出して、第２チップ３６内のリークの有無を検査することができない。 The output side inverter 6 is formed in the second chip 36 of the semiconductor device 27, and the input terminal 6 a is connected to the output terminal 5 c of the input side inverter 5 formed in the first chip 28 by the connection terminal 10. Yes. The output terminal 6 b of the output side inverter 6 formed in the second chip 36 is connected to the functional block 37 and is not directly drawn out of the package 2. The functional block 37 is connected to the first input terminal 5 a and the second input terminal 5 b of the input-side inverter 5 formed in the second chip 36, and the input-side inverter 5 formed in the second chip 36. The output terminal 5 c is connected to the input terminal 6 a of the output-side inverter 6 formed in the first chip 28 by the connection terminal 10.
As described above, since the output terminal 6b of the output-side inverter 6 formed in the second chip 36 is not directly drawn out of the package 2, the output signal VINV at the output terminal 6b is detected, The presence or absence of a leak in the two chips 36 cannot be inspected.

図２２は、上述したように出力側インバータ６の出力端６ｂが直接にパッケージ２の外部へと引き出されていない場合において、チップ内のリークの有無を検査することのできる半導体装置３８を示している。図２２に示した半導体装置３８において、図１１に示した実施形態３による半導体装置１４と同様の構成については、同一の符号を付している。   FIG. 22 shows a semiconductor device 38 that can inspect the presence or absence of leakage in the chip when the output terminal 6b of the output-side inverter 6 is not directly pulled out of the package 2 as described above. Yes. In the semiconductor device 38 shown in FIG. 22, the same components as those in the semiconductor device 14 according to the third embodiment shown in FIG.

半導体装置３８のパッケージ２内には、第１チップ３９および第２チップ４０が形成されている。半導体装置３８は、図１１に示した実施形態３による半導体装置１４と同様に、それぞれが入力側インバータ５および出力側インバータ６を含んだ複数のインバータ列４１を有している。各々のインバータ列４１中の入力側インバータ５の入力端５ａ、５ｂは、それぞれ入力端子７、８に接続されるとともに、インバータ列４１に含まれたそれぞれの出力側インバータ６の出力端６ｂは、実施形態３による半導体装置１４と同様に、ＡＮＤゲート１７およびＯＲゲート１８の入力側に接続されている。
ＡＮＤゲート１７の出力端１７ａには保持回路４２が接続され、保持回路４２を介して出力端１７ａは機能ブロック４４に接続されている。また、ＯＲゲート１８の出力端１８ａには保持回路４３が接続され、保持回路４３を介して出力端１８ａは機能ブロック４４に接続されている。 A first chip 39 and a second chip 40 are formed in the package 2 of the semiconductor device 38. Similar to the semiconductor device 14 according to the third embodiment illustrated in FIG. 11, the semiconductor device 38 includes a plurality of inverter rows 41 each including the input-side inverter 5 and the output-side inverter 6. Input terminals 5a and 5b of the input-side inverter 5 in each inverter row 41 are connected to the input terminals 7 and 8, respectively, and an output end 6b of each output-side inverter 6 included in the inverter row 41 is Similarly to the semiconductor device 14 according to the third embodiment, the AND gate 17 and the OR gate 18 are connected to the input side.
A holding circuit 42 is connected to the output terminal 17 a of the AND gate 17, and the output terminal 17 a is connected to the functional block 44 via the holding circuit 42. The holding circuit 43 is connected to the output terminal 18 a of the OR gate 18, and the output terminal 18 a is connected to the functional block 44 via the holding circuit 43.

半導体装置３８のパッケージ２内には、上述のインバータ列４１とは入出力方向が逆向きの送信用インバータ列４５が形成されている。送信用インバータ列４５は、第２チップ４０内に形成された入力側インバータ５と、第１チップ３９内に形成された出力側インバータ６（入力側インバータ５および出力側インバータ６は、ともに上述した実施形態において使用したものと同一のものでよい）とを備えており、入力側インバータ５の出力端５ｃと出力側インバータ６の入力端６ａとは接続端子１０により接続されている。送信用インバータ列４５の入力側インバータ５の入力端５ａ、５ｂは、機能ブロック４４と接続されており、出力側インバータ６の出力端６ｂは、パッケージ２の外部へと引き出された出力端子９と接続されている。その他の構成については、実施形態３による半導体装置１４と同様であるため説明は省略する。   In the package 2 of the semiconductor device 38, a transmission inverter row 45 whose input / output direction is opposite to that of the inverter row 41 is formed. The transmission inverter array 45 includes the input-side inverter 5 formed in the second chip 40 and the output-side inverter 6 formed in the first chip 39 (the input-side inverter 5 and the output-side inverter 6 are both described above. The output terminal 5 c of the input-side inverter 5 and the input terminal 6 a of the output-side inverter 6 are connected by a connection terminal 10. The input terminals 5 a and 5 b of the input-side inverter 5 of the transmission inverter array 45 are connected to the functional block 44, and the output terminal 6 b of the output-side inverter 6 is connected to the output terminal 9 drawn out of the package 2. It is connected. Since other configurations are the same as those of the semiconductor device 14 according to the third embodiment, description thereof is omitted.

半導体装置３８について、接続端子１０から第２チップ４０内の低電圧側（グランド側）へのリークの有無を検査する場合、実施形態３による半導体装置１４において検査する場合と同様に、最初に、電源端子Ｖddに電圧Ｖth2Hを供給するとともに、それぞれのインバータ列４１につき入力側インバータ５の出力をＨｉとし、それぞれの接続端子１０を電圧Ｖth2Hで充電する。   When the semiconductor device 38 is inspected for leakage from the connection terminal 10 to the low voltage side (ground side) in the second chip 40, first, as in the case of the inspection in the semiconductor device 14 according to the third embodiment, The voltage Vth2H is supplied to the power supply terminal Vdd, the output of the input side inverter 5 is set to Hi for each inverter row 41, and each connection terminal 10 is charged with the voltage Vth2H.

次に、インバータ列４１中のそれぞれの接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化した後、電源電圧をＶth2HからＶdd（２Ｈ）へと増大させる。その後、半導体装置３８を放置し、所定時間後のＯＲゲート１８の出力端１８ａにおける出力信号を一旦保持回路４３に保持させる。上述した所定時間は、リークがあった場合に、接続端子１０の充電電圧が出力側インバータ６のスレシホールド電圧Ｖth2を横切るのに十分な時間に設定する。   Next, after each connection terminal 10 in the inverter array 41 is set to high impedance (Hi-Z), the power supply voltage is increased from Vth2H to Vdd (2H). Thereafter, the semiconductor device 38 is left unattended, and the output signal at the output terminal 18 a of the OR gate 18 after a predetermined time is once held in the holding circuit 43. The predetermined time described above is set to a time sufficient for the charging voltage of the connection terminal 10 to cross the threshold voltage Vth2 of the output side inverter 6 when there is a leak.

保持回路４３に保持された所定時間後の出力信号は、電源電圧Ｖdd（２Ｈ）を維持した状態で、機能ブロック４４および送信用インバータ列４５を介して出力端子９において読み取られ、ＯＲゲート１８の出力端１８ａにおける出力信号がＬｏからＨｉへと反転したか否かが検出される。   The output signal after a predetermined time held in the holding circuit 43 is read at the output terminal 9 through the function block 44 and the transmission inverter array 45 in a state where the power supply voltage Vdd (2H) is maintained, It is detected whether or not the output signal at the output end 18a is inverted from Lo to Hi.

第２チップ４０内での低電圧側へのリークにより、いずれかの接続端子１０の充電電圧ＶchがＶth2Hから低下して出力側インバータ６のスレシホールド電圧Ｖth2を横切ると、該当する出力側インバータ６の出力端６ｂの出力信号ＶINVはＬｏからＨｉへと反転する。これにより、ＯＲゲート１８の出力端１８ａの出力信号もＬｏからＨｉへと反転するため、送信用インバータ列４５に接続された出力端子９の出力信号を検出することにより、第２チップ４０内での低電圧側へのリークがあると判定される。   When the charging voltage Vch of any of the connection terminals 10 drops from Vth2H and crosses the threshold voltage Vth2 of the output-side inverter 6 due to leakage to the low-voltage side in the second chip 40, the corresponding output-side inverter The output signal VINV at the output terminal 6b of 6 is inverted from Lo to Hi. As a result, the output signal of the output terminal 18a of the OR gate 18 is also inverted from Lo to Hi. Therefore, by detecting the output signal of the output terminal 9 connected to the transmission inverter array 45, the second chip 40 detects the output signal. It is determined that there is a leak to the low voltage side.

半導体装置３８について、接続端子１０から第２チップ４０内の電源電圧側へのリークの有無を検査する場合、実施形態３による半導体装置１４において検査する場合と同様に、最初に、電源端子Ｖddに電圧Ｖth2Lを供給するとともに、それぞれのインバータ列４１につき入力側インバータ５の出力をＨｉとし、それぞれの接続端子１０を電圧Ｖth2Lで充電する。   When the semiconductor device 38 is inspected for leakage from the connection terminal 10 to the power supply voltage side in the second chip 40, first, as in the case of the inspection in the semiconductor device 14 according to the third embodiment, the power supply terminal Vdd is first connected. While supplying the voltage Vth2L, the output of the input side inverter 5 is set to Hi for each inverter row 41, and each connection terminal 10 is charged with the voltage Vth2L.

次に、それぞれのインバータ列４１の接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化した後、電源電圧をＶth2LからＶdd（２Ｌ）へと増大させる。その後、半導体装置３８を放置し、所定時間後のＡＮＤゲート１７の出力端１７ａにおける出力信号を一旦保持回路４２に保持させる。上述した所定時間は、リークがあった場合に、接続端子１０の充電電圧が出力側インバータ６のスレシホールド電圧Ｖth2を横切るのに十分な時間に設定する。   Next, after the connection terminal 10 of each inverter row 41 is made high impedance (Hi-Z), the power supply voltage is increased from Vth2L to Vdd (2L). Thereafter, the semiconductor device 38 is left unattended, and the output signal at the output terminal 17a of the AND gate 17 after a predetermined time is temporarily held in the holding circuit 42. The predetermined time described above is set to a time sufficient for the charging voltage of the connection terminal 10 to cross the threshold voltage Vth2 of the output side inverter 6 when there is a leak.

保持回路４２に保持された所定時間後の出力信号は、電源電圧Ｖdd（２Ｌ）を維持した状態で、機能ブロック４４および送信用インバータ列４５を介して出力端子９において読み取られ、ＡＮＤゲート１７の出力端１７ａにおける出力信号がＨｉからＬｏへと反転したか否かが検出される。   The output signal after a predetermined time held in the holding circuit 42 is read at the output terminal 9 via the function block 44 and the transmission inverter train 45 in a state where the power supply voltage Vdd (2L) is maintained, It is detected whether or not the output signal at the output end 17a is inverted from Hi to Lo.

第２チップ４０内での電源電圧側へのリークにより、いずれかの接続端子１０の充電電圧ＶchがＶth2Lから上昇して出力側インバータ６のスレシホールド電圧Ｖth2を横切ると、該当する出力側インバータ６の出力端６ｂの出力信号ＶINVはＨｉからＬｏへと反転する。これにより、ＡＮＤゲート１７の出力端１７ａの出力信号もＨｉからＬｏへと反転するため、送信用インバータ列４５に接続された出力端子９の出力信号を検出することにより、第２チップ４０内での電源電圧側へのリークがあると判定される。   When the charging voltage Vch of any of the connection terminals 10 rises from Vth2L and crosses the threshold voltage Vth2 of the output-side inverter 6 due to leakage to the power supply voltage side in the second chip 40, the corresponding output-side inverter The output signal VINV at the output terminal 6b of 6 is inverted from Hi to Lo. As a result, the output signal of the output terminal 17a of the AND gate 17 is also inverted from Hi to Lo. Therefore, by detecting the output signal of the output terminal 9 connected to the transmission inverter array 45, the second chip 40 detects the output signal. It is determined that there is a leak to the power supply voltage side.

＜実施形態６の変形例＞
次に、図２３に基いて、本発明の実施形態６の変形例による半導体装置４６およびそのリーク検査方法について説明する。図２３に示した半導体装置４６において、図２２に示した実施形態６による半導体装置３８と同様の構成については、同一の符号を付している。
本変形例による半導体装置４６は、パッケージ２内に形成された第１チップ４７および第２チップ４８を備えている。パッケージ２内には、実施形態６による半導体装置３８と同様に、複数のインバータ列４１および、これに対して入出力方向が逆向きの送信用インバータ列４５が形成されている。 <Modification of Embodiment 6>
Next, a semiconductor device 46 and a leak inspection method thereof according to a modification of the sixth embodiment of the present invention will be described with reference to FIG. In the semiconductor device 46 shown in FIG. 23, the same reference numerals are given to the same configurations as those of the semiconductor device 38 according to the sixth embodiment shown in FIG.
The semiconductor device 46 according to this modification includes a first chip 47 and a second chip 48 formed in the package 2. In the package 2, as in the semiconductor device 38 according to the sixth embodiment, a plurality of inverter rows 41 and a transmission inverter row 45 whose input / output directions are opposite to the inverter rows 41 are formed.

さらに、パッケージ２内には、インバータ列４１に対して入出力方向が逆向きである一対の検出用インバータ列４９が形成されている。それぞれの検出用インバータ列４９は、第２チップ４８内に形成された入力側インバータ５０と、第１チップ４７内に形成された出力側インバータ６とを備えており、入力側インバータ５０の出力端５０ｂと出力側インバータ６の入力端６ａとは接続端子１０により接続されている。また、出力側インバータ６の出力端６ｂは、パッケージ２の外部に引き出された出力端子９と接続されている。   Further, a pair of detection inverter arrays 49 whose input / output directions are opposite to the inverter array 41 are formed in the package 2. Each detection inverter array 49 includes an input-side inverter 50 formed in the second chip 48 and an output-side inverter 6 formed in the first chip 47, and an output terminal of the input-side inverter 50. 50 b and the input terminal 6 a of the output side inverter 6 are connected by a connection terminal 10. The output terminal 6 b of the output side inverter 6 is connected to an output terminal 9 drawn out of the package 2.

インバータ列４１に含まれる出力側インバータ６の出力端６ｂは、実施形態６による半導体装置３８と同様に、すべてＡＮＤゲート１７およびＯＲゲート１８の入力側に接続されている。しかしながら、ＡＮＤゲート１７の出力端１７ａは、保持回路４２には接続されずに、一方の検出用インバータ列４９に含まれる入力側インバータ５０の入力端５０ａに接続されている。また、ＯＲゲート１８の出力端１８ａも、保持回路４３には接続されずに、他方の検出用インバータ列４９に含まれる入力側インバータ５０の入力端５０ａに接続されている。その他の構成については、実施形態６による半導体装置３８と同様であるため説明は省略する。   The output terminals 6b of the output side inverters 6 included in the inverter array 41 are all connected to the input sides of the AND gate 17 and the OR gate 18 as in the semiconductor device 38 according to the sixth embodiment. However, the output terminal 17 a of the AND gate 17 is not connected to the holding circuit 42, but is connected to the input terminal 50 a of the input-side inverter 50 included in one detection inverter array 49. The output terminal 18 a of the OR gate 18 is also not connected to the holding circuit 43, but is connected to the input terminal 50 a of the input-side inverter 50 included in the other detection inverter array 49. Since other configurations are the same as those of the semiconductor device 38 according to the sixth embodiment, description thereof is omitted.

半導体装置４６について、接続端子１０から第２チップ４８内の低電圧側（グランド側）へのリークの有無を検査する場合、ＯＲゲート１８の出力端１８ａにおける出力信号が、検出用インバータ列４９を介して出力端子９において読み取られ、ＯＲゲート１８の出力端１８ａにおける出力信号がＬｏからＨｉへと反転したか否かが検出される。   When the semiconductor device 46 is inspected for leakage from the connection terminal 10 to the low voltage side (ground side) in the second chip 48, the output signal at the output terminal 18a of the OR gate 18 Then, it is read at the output terminal 9, and it is detected whether or not the output signal at the output terminal 18a of the OR gate 18 is inverted from Lo to Hi.

半導体装置４６について、接続端子１０から第２チップ４８内の電源電圧側へのリークの有無を検査する場合、ＡＮＤゲート１７の出力端１７ａにおける出力信号が、検出用インバータ列４９を介して出力端子９において読み取られ、ＡＮＤゲート１７の出力端１７ａにおける出力信号がＨｉからＬｏへと反転したか否かが検出される。   When the semiconductor device 46 is inspected for leakage from the connection terminal 10 to the power supply voltage side in the second chip 48, the output signal at the output terminal 17 a of the AND gate 17 is output via the detection inverter array 49. 9, it is detected whether the output signal at the output terminal 17 a of the AND gate 17 is inverted from Hi to Lo.

＜実施形態７＞
次に、図２４に基いて、本発明の実施形態７による半導体装置５１およびそのリーク検査方法について説明する。本実施形態による半導体装置５１は、パッケージ２内に第１チップ５２および第２チップ３６を備えている。半導体装置５１は、図２２に示した半導体装置３８に対して、パッケージ２内にインバータ列４１を１つだけ備えており、それに伴いＡＮＤゲート１７、ＯＲゲート１８および保持回路４２、４３を有していない点が異なる。 <Embodiment 7>
Next, a semiconductor device 51 and a leak inspection method thereof according to Embodiment 7 of the present invention will be described with reference to FIG. The semiconductor device 51 according to the present embodiment includes the first chip 52 and the second chip 36 in the package 2. The semiconductor device 51 is provided with only one inverter row 41 in the package 2 with respect to the semiconductor device 38 shown in FIG. 22, and has an AND gate 17, an OR gate 18, and holding circuits 42 and 43. Not different.

さらに半導体装置５１は、第１チップ５２内に新たに検出用インバータ５３を形成している。検出用インバータ５３の入力端５３ａは、インバータ列４１中の入力側インバータ５の出力端５ｃと接続されている。また、検出用インバータ５３の出力端５３ｂは、パッケージ２の外部に引き出された出力端子９と接続されている。その他の構成については、図２２に示した半導体装置３８と同様であるため説明は省略する。尚、図２４に示した半導体装置５１おいて、図２２に示した半導体装置３８または図２１に示した半導体装置３５と同様の構成については、同一の符号を付している。
半導体装置５１について、接続端子１０から第２チップ３６内の低電圧側（グランド側）へのリークの有無を検出するための検査方法について説明する。最初に、電源端子Ｖddに電圧Ｖth2Hを供給するとともに、インバータ列４１中の入力側インバータ５の出力をＨｉとし、インバータ列４１中の接続端子１０を電圧Ｖth2Hで充電する。 Further, in the semiconductor device 51, a detection inverter 53 is newly formed in the first chip 52. The input terminal 53 a of the detection inverter 53 is connected to the output terminal 5 c of the input side inverter 5 in the inverter array 41. The output terminal 53 b of the detection inverter 53 is connected to the output terminal 9 drawn out of the package 2. Other configurations are the same as those of the semiconductor device 38 shown in FIG. In the semiconductor device 51 shown in FIG. 24, the same components as those of the semiconductor device 38 shown in FIG. 22 or the semiconductor device 35 shown in FIG.
An inspection method for detecting whether or not there is a leak from the connection terminal 10 to the low voltage side (ground side) in the second chip 36 in the semiconductor device 51 will be described. First, the voltage Vth2H is supplied to the power supply terminal Vdd, the output of the input side inverter 5 in the inverter train 41 is set to Hi, and the connection terminal 10 in the inverter train 41 is charged with the voltage Vth2H.

次に、インバータ列４１中の入力側インバータ５をオフ状態にして遮断し、インバータ列４１中の接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化した状態で、電源電圧をＶth2HからＶdd（２Ｈ）へと増大させる。これにより、検出用インバータ５３のスレシホールド電圧はＶth2に設定される。
その後、半導体装置５１を放置しながら、検出用インバータ５３の出力端５３ｂと接続された出力端子９における出力信号を検出して、検出用インバータ５３の出力信号ＶINVが、ＬｏからＨｉへと反転するか否かを検出する。
次に、半導体装置５１について、接続端子１０から第２チップ３６内の電源電圧側へのリークの有無を検出するための検査方法について説明する。最初に、電源端子Ｖddに電圧Ｖth2Lを供給するとともにインバータ列４１中の入力側インバータ５の出力をＨｉとし、インバータ列４１中の接続端子１０を電圧Ｖth2Lで充電する。 Next, the input-side inverter 5 in the inverter train 41 is turned off to shut it off, and the power supply voltage is changed from Vth2H to Vdd (2H) with the connection terminal 10 in the inverter train 41 set to high impedance (Hi-Z). To increase. Thereby, the threshold voltage of the detection inverter 53 is set to Vth2.
Thereafter, while leaving the semiconductor device 51, the output signal at the output terminal 9 connected to the output terminal 53b of the detection inverter 53 is detected, and the output signal VINV of the detection inverter 53 is inverted from Lo to Hi. Whether or not is detected.
Next, an inspection method for detecting the presence or absence of leakage from the connection terminal 10 to the power supply voltage side in the second chip 36 in the semiconductor device 51 will be described. First, the voltage Vth2L is supplied to the power supply terminal Vdd, the output of the input side inverter 5 in the inverter train 41 is set to Hi, and the connection terminal 10 in the inverter train 41 is charged with the voltage Vth2L.

次に、インバータ列４１中の入力側インバータ５をオフ状態にして遮断し、インバータ列４１中の接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化した状態で、電源電圧をＶth2LからＶdd（２Ｌ）へと増大させる。これにより、検出用インバータ５３のスレシホールド電圧はＶth2に設定される。
その後、半導体装置５１を放置しながら、検出用インバータ５３の出力端５３ｂと接続された出力端子９における出力信号を検出して、検出用インバータ５３の出力信号ＶINVが、ＨｉからＬｏへと反転するか否かを検出する。 Next, the input-side inverter 5 in the inverter array 41 is turned off to shut it off, and the power supply voltage is changed from Vth2L to Vdd (2L) with the connection terminal 10 in the inverter array 41 turned to high impedance (Hi-Z). To increase. Thereby, the threshold voltage of the detection inverter 53 is set to Vth2.
Thereafter, while leaving the semiconductor device 51, the output signal at the output terminal 9 connected to the output terminal 53b of the detection inverter 53 is detected, and the output signal VINV of the detection inverter 53 is inverted from Hi to Lo. Whether or not is detected.

＜実施形態５のさらなる変形例＞
次に、図２５および図２６に基いて、本発明の実施形態５のさらなる変形例による半導体装置のリーク検査方法について説明する。本変形例は、図１６乃至図１８に示した半導体装置３２、３３、３４のいずれかにおいて、第１チップ２８または第２チップ２９内のリークの有無を検出するための検査方法に関するものである。
図２５に基づき、図１６乃至図１８に示した半導体装置３２、３３、３４について、接続端子１０から第２チップ２９内の低電圧側（グランド側）へのリークの有無を検出するための検査方法について説明する。最初に、第１チップ２８および第２チップ２９の双方に電源電圧Ｖth2Hを供給するとともに、順方向インバータ列３０中の入力側インバータ５の出力をＨｉとし、順方向インバータ列３０中の接続端子１０を電圧Ｖth2Hで充電する。 <Further Modification of Embodiment 5>
Next, a semiconductor device leakage inspection method according to a further modification of the fifth embodiment of the present invention will be described with reference to FIGS. This modification relates to an inspection method for detecting the presence or absence of leakage in the first chip 28 or the second chip 29 in any of the semiconductor devices 32, 33, and 34 shown in FIGS. .
Based on FIG. 25, the semiconductor devices 32, 33, and 34 shown in FIGS. 16 to 18 are inspected to detect the presence or absence of leakage from the connection terminal 10 to the low voltage side (ground side) in the second chip 29. A method will be described. First, the power supply voltage Vth2H is supplied to both the first chip 28 and the second chip 29, and the output of the input-side inverter 5 in the forward inverter row 30 is set to Hi, so that the connection terminal 10 in the forward inverter row 30 is supplied. Is charged with the voltage Vth2H.

上述したように、第１チップ２８と第２チップ２９とには互いに異なる電圧を供給可能であるが、検査開始時には双方にほぼ等しい電圧を供給し、第２チップ２９から第１チップ２８への出力をＬｏ設定する。これは、第２チップ２９から第１チップ２８へ向けてＨｉ出力を与えることにより、第１チップ２８の電源電圧よりも高い電圧が加わって第１チップ２８を破壊することを防ぐためである。   As described above, different voltages can be supplied to the first chip 28 and the second chip 29, but substantially the same voltage is supplied to both of them at the start of the inspection, and the second chip 29 to the first chip 28 are supplied. Set the output to Lo. This is to prevent destruction of the first chip 28 by applying a voltage higher than the power supply voltage of the first chip 28 by applying a Hi output from the second chip 29 to the first chip 28.

次に、第２チップ２９へ供給する電源電圧をＶdd（２Ｈ）に増大させる。これにより、順方向インバータ列３０中の出力側インバータ６のスレシホールド電圧はＶth2に設定される。   Next, the power supply voltage supplied to the second chip 29 is increased to Vdd (2H). Thereby, the threshold voltage of the output side inverter 6 in the forward inverter row 30 is set to Vth2.

それとともに、第１チップ２８へ供給する電源電圧を漸次減少させていき、順方向インバータ列３０中の出力側インバータ６のスレシホールド電圧Ｖth2をサーチする。第１チップ２８へ供給する電源電圧の減少により、順方向インバータ列３０中の接続端子１０における充電電圧も低下していき、順方向インバータ列３０中の出力側インバータ６のスレシホールド電圧Ｖth2を横切った時に、出力側インバータ６の出力端６ｂの出力信号ＶINVはＬｏからＨｉへと反転する（図２５（ａ）示）。次に、この時点において第１チップ２８へ供給している電源電圧（Ｖth2と等しい）を記憶し、再び、第１チップ２８へ供給する電源電圧を、製品上のばらつきあるいは検査工程上のばらつきを考慮して、Ｖth2よりほんの少し高め（＋α）に設定する。   At the same time, the power supply voltage supplied to the first chip 28 is gradually decreased, and the threshold voltage Vth2 of the output side inverter 6 in the forward inverter row 30 is searched. As the power supply voltage supplied to the first chip 28 decreases, the charging voltage at the connection terminal 10 in the forward inverter row 30 also decreases, and the threshold voltage Vth2 of the output side inverter 6 in the forward inverter row 30 is reduced. When crossing, the output signal VINV of the output terminal 6b of the output side inverter 6 is inverted from Lo to Hi (shown in FIG. 25 (a)). Next, the power supply voltage (equal to Vth2) supplied to the first chip 28 at this time is stored, and the power supply voltage supplied to the first chip 28 is again subjected to variations in products or inspection processes. Considering this, it is set slightly higher (+ α) than Vth2.

その後、順方向インバータ列３０中の接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化した後、半導体装置３２、３３、３４を放置しながら、順方向インバータ列３０中の出力側インバータ６の出力端６ｂと接続された出力端子９において、出力信号ＶINVを検出する。
通常、第２チップ２９内において低電圧側へのリークが発生していない場合、第２チップ２９内の出力側インバータ６の出力端６ｂの出力信号ＶINVはＬｏとなっている（図２５（ａ）示）。 Thereafter, the connection terminal 10 in the forward inverter row 30 is set to high impedance (Hi-Z), and then the output terminals of the output side inverters 6 in the forward inverter row 30 are left while leaving the semiconductor devices 32, 33, 34. The output signal VINV is detected at the output terminal 9 connected to 6b.
Usually, when no leakage to the low voltage side occurs in the second chip 29, the output signal VINV of the output terminal 6b of the output side inverter 6 in the second chip 29 is Lo (FIG. 25A ) Show).

第２チップ２９内での低電圧側へのリークにより、順方向インバータ列３０中の接続端子１０の充電電圧Ｖch1が設定電圧から低下して出力側インバータ６のスレシホールド電圧Ｖth2を横切ると、出力側インバータ６の出力端６ｂの出力信号ＶINVはＬｏからＨｉへと反転する（図２５（ｂ）示）。これにより、順方向インバータ列３０中の出力側インバータ６の出力端６ｂと接続された出力端子９の出力信号を検出することにより、第２チップ２９内での低電圧側へのリークがあると判定される。   When the charging voltage Vch1 of the connection terminal 10 in the forward inverter row 30 drops from the set voltage due to the leakage to the low voltage side in the second chip 29 and crosses the threshold voltage Vth2 of the output side inverter 6, The output signal VINV at the output terminal 6b of the output side inverter 6 is inverted from Lo to Hi (shown in FIG. 25 (b)). Thereby, when the output signal of the output terminal 9 connected to the output terminal 6b of the output side inverter 6 in the forward inverter row 30 is detected, there is a leak to the low voltage side in the second chip 29. Determined.

このように、本変形例においては、第１チップ２８へ供給する電源電圧を減少させていき、出力側インバータ６のスレシホールド電圧Ｖth2を横切った時の第１チップ２８へ供給している電源電圧を記憶し、改めて第１チップ２８へ供給する電源電圧を記憶された電圧よりほんの少し高めに設定する。
このため、出力側インバータ６のスレシホールド電圧Ｖth2に製品上のばらつきがあっても、接続端子１０の充電電圧がスレシホールド電圧Ｖth2よりほんの少し高くなり、第２チップ２９内での低電圧側へのリークにより、接続端子１０の充電電圧Ｖch1が設定電圧から低下して出力側インバータ６のスレシホールド電圧Ｖth2を横切るまでの時間をよりいっそう短縮できる。
第１チップ２８内での低電圧側へのリークの有無を検査する場合は、上述した場合に対して第１チップ２８と第２チップ２９とを入れ換えて、逆方向インバータ列３１に対して検査を行うのみであるため、説明は省略する。 As described above, in the present modification, the power supply voltage supplied to the first chip 28 is decreased, and the power supply supplied to the first chip 28 when the threshold voltage Vth2 of the output-side inverter 6 is crossed. The voltage is stored, and the power supply voltage supplied again to the first chip 28 is set slightly higher than the stored voltage.
For this reason, even if the threshold voltage Vth2 of the output-side inverter 6 varies depending on the product, the charging voltage at the connection terminal 10 becomes slightly higher than the threshold voltage Vth2, and the low voltage in the second chip 29 is reached. Due to the leakage to the side, the time until the charging voltage Vch1 of the connection terminal 10 decreases from the set voltage and crosses the threshold voltage Vth2 of the output side inverter 6 can be further shortened.
When the presence or absence of leakage to the low voltage side in the first chip 28 is inspected, the first inverter 28 and the second chip 29 are replaced with respect to the above-described case, and the reverse inverter array 31 is inspected. Therefore, the description is omitted.

図２６に基づき、図１６乃至図１８に示した半導体装置３２、３３、３４について、接続端子１０から第２チップ２９内の電源電圧側へのリークの有無を検出するための検査方法について説明する。最初に、第１チップ２８および第２チップ２９の双方に電源電圧Ｖth2Lを供給するとともに、順方向インバータ列３０中の入力側インバータ５の出力をＨｉとし、順方向インバータ列３０中の接続端子１０を電圧Ｖth2Lで充電する。
上述したように、第１チップ２８と第２チップ２９とには互いに異なる電圧を供給可能であるが、検査開始時には双方にほぼ等しい電圧を供給し、第２チップ２９から第１チップ２８への出力をＬｏ設定する。これは、第２チップ２９から第１チップ２８へ向けてＨｉ出力を与えることにより、第１チップ２８の電源電圧よりも高い電圧が加わって第１チップ２８を破壊することを防ぐためである。 An inspection method for detecting the presence or absence of leakage from the connection terminal 10 to the power supply voltage side in the second chip 29 in the semiconductor devices 32, 33, and 34 shown in FIGS. 16 to 18 will be described based on FIG. . First, the power supply voltage Vth2L is supplied to both the first chip 28 and the second chip 29, the output of the input side inverter 5 in the forward inverter row 30 is set to Hi, and the connection terminal 10 in the forward inverter row 30 is supplied. Is charged with the voltage Vth2L.
As described above, different voltages can be supplied to the first chip 28 and the second chip 29, but substantially the same voltage is supplied to both of them at the start of the inspection, and the second chip 29 to the first chip 28 are supplied. Set the output to Lo. This is to prevent destruction of the first chip 28 by applying a voltage higher than the power supply voltage of the first chip 28 by applying a Hi output from the second chip 29 to the first chip 28.

次に、第２チップ２９へ供給する電源電圧をＶdd（２Ｌ）に増大させる。これにより、順方向インバータ列３０中の出力側インバータ６のスレシホールド電圧はＶth2に設定される。
それとともに、第１チップ２８へ供給する電源電圧を漸次増大させていき、順方向インバータ列３０中の出力側インバータ６のスレシホールド電圧Ｖth2をサーチする。第１チップ２８へ供給する電源電圧の増大により、順方向インバータ列３０中の接続端子１０における充電電圧も上昇していき、順方向インバータ列３０中の出力側インバータ６のスレシホールド電圧Ｖth2を横切った時に、出力側インバータ６の出力端６ｂの出力信号ＶINVはＨｉからＬｏへと反転する（図２６（ａ）示）。次に、この時点において第１チップ２８へ供給している電源電圧（Ｖth2と等しい）を記憶し、再び、第１チップ２８へ供給する電源電圧を、製品上のばらつきあるいは検査工程上のばらつきを考慮して、Ｖth2よりほんの少し低め（−α）に設定する。 Next, the power supply voltage supplied to the second chip 29 is increased to Vdd (2L). Thereby, the threshold voltage of the output side inverter 6 in the forward inverter row 30 is set to Vth2.
At the same time, the power supply voltage supplied to the first chip 28 is gradually increased, and the threshold voltage Vth2 of the output side inverter 6 in the forward inverter row 30 is searched. As the power supply voltage supplied to the first chip 28 increases, the charging voltage at the connection terminal 10 in the forward inverter row 30 also increases, and the threshold voltage Vth2 of the output side inverter 6 in the forward inverter row 30 is increased. When crossing, the output signal VINV of the output terminal 6b of the output side inverter 6 is inverted from Hi to Lo (shown in FIG. 26A). Next, the power supply voltage (equal to Vth2) supplied to the first chip 28 at this time is stored, and the power supply voltage supplied to the first chip 28 is again subjected to variations in products or inspection processes. Considering this, it is set slightly lower (−α) than Vth2.

その後、順方向インバータ列３０中の接続端子１０をハイインピーダンス（Ｈｉ−Ｚ）化した後、半導体装置３２、３３、３４を放置しながら、第２チップ２９内に形成された出力側インバータ６の出力端６ｂと接続された出力端子９において、出力信号ＶINVを検出する。
通常、第２チップ２９内において電源電圧側へのリークが発生していない場合、順方向インバータ列３０中の出力側インバータ６の出力端６ｂの出力信号ＶINVはＨｉとなっている（図２６（ａ）示）。 Thereafter, the connection terminal 10 in the forward inverter row 30 is set to high impedance (Hi-Z), and the output side inverter 6 formed in the second chip 29 is left while leaving the semiconductor devices 32, 33, 34. The output signal VINV is detected at the output terminal 9 connected to the output terminal 6b.
Normally, when there is no leakage to the power supply voltage side in the second chip 29, the output signal VINV of the output terminal 6b of the output side inverter 6 in the forward inverter row 30 is Hi (FIG. 26 ( a) Indication).

第２チップ２９内での電源電圧側へのリークにより、順方向インバータ列３０中の接続端子１０の充電電圧Ｖch1が設定電圧から上昇して順方向インバータ列３０中の出力側インバータ６のスレシホールド電圧Ｖth2を横切ると、出力側インバータ６の出力端６ｂの出力信号ＶINVはＨｉからＬｏへと反転する（図２６（ｂ）示）。これにより、第２チップ２９内に形成された出力側インバータ６の出力端６ｂと接続された出力端子９の出力信号を検出することにより、第２チップ２９内での電源電圧側へのリークがあると判定される。   Due to leakage to the power supply voltage side in the second chip 29, the charging voltage Vch1 of the connection terminal 10 in the forward inverter row 30 rises from the set voltage, and the threshold of the output side inverter 6 in the forward inverter row 30 is increased. When the hold voltage Vth2 is crossed, the output signal VINV at the output terminal 6b of the output side inverter 6 is inverted from Hi to Lo (shown in FIG. 26 (b)). Thereby, by detecting the output signal of the output terminal 9 connected to the output terminal 6b of the output side inverter 6 formed in the second chip 29, the leakage to the power supply voltage side in the second chip 29 is detected. It is determined that there is.

このように、本変形例においては、第１チップ２８へ供給する電源電圧を増大させていき、出力側インバータ６のスレシホールド電圧Ｖth2を横切った時の第１チップ２８へ供給している電源電圧を記憶し、改めて第１チップ２８へ供給する電源電圧を記憶された電圧よりほんの少し低めに設定する。   As described above, in the present modification, the power supply voltage supplied to the first chip 28 is increased, and the power supply supplied to the first chip 28 when the threshold voltage Vth2 of the output-side inverter 6 is crossed. The voltage is stored, and the power supply voltage supplied again to the first chip 28 is set slightly lower than the stored voltage.

このため、出力側インバータ６のスレシホールド電圧Ｖth2に製品上のばらつきがあっても、接続端子１０の充電電圧がスレシホールド電圧Ｖth2よりほんの少し低くなり、第２チップ２９内での電源電圧側へのリークにより、接続端子１０の充電電圧Ｖch1が設定電圧から上昇して出力側インバータ６のスレシホールド電圧Ｖth2を横切るまでの時間をよりいっそう短縮できる。
第１チップ２８内での電源電圧側へのリークの有無を検査する場合は、上述した場合に対して第１チップ２８と第２チップ２９とを入れ換えて、逆方向インバータ列３１に対して検査を行うのみであるため、説明は省略する。
本変形例による半導体装置のリーク検査方法を用いれば、高温下での検査または低温下での検査において、出力側インバータ６のスレシホールド電圧Ｖth2が雰囲気中温度により変動しても、短時間で検査を行うことが可能である。 For this reason, even if the threshold voltage Vth2 of the output-side inverter 6 varies on the product, the charging voltage of the connection terminal 10 becomes slightly lower than the threshold voltage Vth2, and the power supply voltage in the second chip 29 Due to the leakage to the side, the time until the charging voltage Vch1 of the connection terminal 10 rises from the set voltage and crosses the threshold voltage Vth2 of the output side inverter 6 can be further shortened.
When the presence or absence of leakage toward the power supply voltage in the first chip 28 is inspected, the first inverter 28 and the second chip 29 are replaced with respect to the above-described case, and the reverse inverter array 31 is inspected. Therefore, the description is omitted.
If the leak inspection method for a semiconductor device according to this modification is used, even if the threshold voltage Vth2 of the output-side inverter 6 fluctuates depending on the ambient temperature in the inspection at a high temperature or the inspection at a low temperature, it takes a short time. An inspection can be performed.

＜他の実施形態＞
本発明は、上述した実施形態に限定されるものではなく、次のように変形または拡張することができる。
本発明は、パッケージ２内に３個以上の半導体チップを備えた半導体装置にも適用可能である。
図１１に示した半導体装置１４、図１２に示した半導体装置２１、図２２に示した半導体装置３８、図２３に示した半導体装置４６においては、ＡＮＤゲートの代わりにＮＡＮＤゲートを使用し、ＯＲゲートの代わりにＮＯＲゲートを使用してもよい。 <Other embodiments>
The present invention is not limited to the above-described embodiments, and can be modified or expanded as follows.
The present invention is also applicable to a semiconductor device provided with three or more semiconductor chips in the package 2.
In the semiconductor device 14 shown in FIG. 11, the semiconductor device 21 shown in FIG. 12, the semiconductor device 38 shown in FIG. 22, and the semiconductor device 46 shown in FIG. 23, a NAND gate is used instead of an AND gate, and OR A NOR gate may be used instead of the gate.

また、図１、図６〜８、図１１〜１３、図１６〜１８、図２１〜２４において、入力側インバータ５の代わりに、ハイインピーダンス機能付きノンインバータ、ハイインピーダンス機能付きＡＮＤゲート、ハイインピーダンス機能付きＮＡＮＤゲート、ハイインピーダンス機能付きＯＲゲート、ハイインピーダンス機能付きＮＯＲゲートのいずれかを使用してもよく、出力側インバータ６の代わりに、ノンインバータ、ＡＮＤゲート、ＮＡＮＤゲート、ＯＲゲート、ＮＯＲゲートのいずれかを使用してもよい。   1, 6 to 8, FIGS. 11 to 13, FIGS. 16 to 18, and FIGS. 21 to 24, instead of the input-side inverter 5, a non-inverter with a high impedance function, an AND gate with a high impedance function, and a high impedance Any of a NAND gate with a function, an OR gate with a high-impedance function, and a NOR gate with a high-impedance function may be used. Instead of the output-side inverter 6, a non-inverter, an AND gate, a NAND gate, an OR gate, and a NOR gate Either of these may be used.