patents.google.com

JP3322575B2 - ハイブリッドモジュールとその製造方法 - Google Patents

  • ️Mon Sep 09 2002

JP3322575B2 - ハイブリッドモジュールとその製造方法 - Google Patents

ハイブリッドモジュールとその製造方法

Info

Publication number
JP3322575B2
JP3322575B2 JP21927096A JP21927096A JP3322575B2 JP 3322575 B2 JP3322575 B2 JP 3322575B2 JP 21927096 A JP21927096 A JP 21927096A JP 21927096 A JP21927096 A JP 21927096A JP 3322575 B2 JP3322575 B2 JP 3322575B2 Authority
JP
Japan
Prior art keywords
layers
hybrid module
circuit
insulating layer
circuit pattern
Prior art date
1996-07-31
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21927096A
Other languages
English (en)
Other versions
JPH1051150A (ja
Inventor
一高 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
1996-07-31
Filing date
1996-07-31
Publication date
2002-09-09
1996-07-31 Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
1996-07-31 Priority to JP21927096A priority Critical patent/JP3322575B2/ja
1997-07-16 Priority to US08/895,301 priority patent/US5877550A/en
1998-02-11 Priority to US09/021,900 priority patent/US6143121A/en
1998-02-20 Publication of JPH1051150A publication Critical patent/JPH1051150A/ja
2002-09-09 Application granted granted Critical
2002-09-09 Publication of JP3322575B2 publication Critical patent/JP3322575B2/ja
2016-07-31 Anticipated expiration legal-status Critical
Status Expired - Lifetime legal-status Critical Current

Links

  • 238000004519 manufacturing process Methods 0.000 title claims description 23
  • 238000000034 method Methods 0.000 claims description 19
  • 229920005989 resin Polymers 0.000 claims description 14
  • 239000011347 resin Substances 0.000 claims description 14
  • 239000004020 conductor Substances 0.000 claims description 12
  • 230000001070 adhesive effect Effects 0.000 claims description 2
  • 238000007789 sealing Methods 0.000 claims description 2
  • 239000000853 adhesive Substances 0.000 claims 1
  • 230000035699 permeability Effects 0.000 claims 1
  • 239000010410 layer Substances 0.000 description 93
  • 239000000463 material Substances 0.000 description 6
  • 239000004065 semiconductor Substances 0.000 description 5
  • 239000011247 coating layer Substances 0.000 description 4
  • 238000005530 etching Methods 0.000 description 3
  • 238000004544 sputter deposition Methods 0.000 description 3
  • 239000000919 ceramic Substances 0.000 description 2
  • 239000003822 epoxy resin Substances 0.000 description 2
  • 239000011521 glass Substances 0.000 description 2
  • 238000009413 insulation Methods 0.000 description 2
  • 230000001678 irradiating effect Effects 0.000 description 2
  • 230000000149 penetrating effect Effects 0.000 description 2
  • 229920000647 polyepoxide Polymers 0.000 description 2
  • 229920002050 silicone resin Polymers 0.000 description 2
  • 229910000679 solder Inorganic materials 0.000 description 2
  • 239000011800 void material Substances 0.000 description 2
  • 239000004925 Acrylic resin Substances 0.000 description 1
  • 229920000178 Acrylic resin Polymers 0.000 description 1
  • 241000282693 Cercopithecidae Species 0.000 description 1
  • 239000012790 adhesive layer Substances 0.000 description 1
  • 239000004840 adhesive resin Substances 0.000 description 1
  • 229920006223 adhesive resin Polymers 0.000 description 1
  • 239000003990 capacitor Substances 0.000 description 1
  • PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
  • 230000004927 fusion Effects 0.000 description 1
  • 239000002241 glass-ceramic Substances 0.000 description 1
  • 238000010030 laminating Methods 0.000 description 1
  • 238000003475 lamination Methods 0.000 description 1
  • 229920001721 polyimide Polymers 0.000 description 1
  • 239000009719 polyimide resin Substances 0.000 description 1
  • 230000007261 regionalization Effects 0.000 description 1
  • 239000000126 substance Substances 0.000 description 1
  • 239000000758 substrate Substances 0.000 description 1

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の絶縁層から
なり、これら絶縁層の表面及び層間に導体膜、抵抗膜等
からなる回路パターンを形成し、必要に応じて回路部品
を搭載または内蔵し、電子回路を構成したハイブリッド
モジュールとその製造方法に関する。

【０００２】

【従来の技術】ハイブリッドモジュールへの積層コンデ
ンサーや積層インダクターへの実装は、一般に半田リフ
ローにより行なわれている。また、半導体素子の実装
は、ワイヤーボンディングが一般的であるが、最近はフ
リップチップやＴＡＢ方式等の実装法も行なわれてい
る。さらに、ハイブリッドモジュールの高密度化を図る
ため、例えば特開昭６２−１５８３３６号公報に示され
たような実装法も提案されている。この実装方法は、回
路部品を樹脂基板中に埋め込み、この上を樹脂薄膜で覆
い、この樹脂薄膜をエッチングしてコンタクトホールを
形成し、この上に導体膜を形成し、この導体膜をエッチ
ングしてパターンを形成し、回路部品と回路パターンと
を結線するものである。

【０００３】

【発明が解決しようとしている課題】しかしながら、前
記のような先行文献に示されたハイブリッドモジュール
では、回路パターンや結線パターンの形成のために、ス
パッタリングやエッチング等の手段を使用する必要があ
り、製造コストがかかる。そのうえ、回路部品を搭載す
る電極、回路パターン、樹脂絶縁層等について、相互の
相対位置精度を厳密にしなければならず、それらの何れ
かでもずれると、回路の接続が得られず、回路が一部オ
ープンしてしまう。そのため、パターン形成時の位置合
わせに高価な装置を使用し、且つ多くの時間をかけて位
置補正をする必要があり、製造に時間と手数がかかる。
また、このハイブリッドモジュールでは、順にスパッタ
リングやエッチングを繰り返しながら複数の層を形成し
ていくため、最初に形成される最下層の部分に実装され
る半導体素子等の回路部品は、何回も加熱、薬品処理に
さらされるため、信頼性の低下を生じやすい。さらに、
絶縁層として樹脂系の材料しか使用できないため、この
点でも高信頼性が得られないという課題がある。

【０００４】

【課題を解決するための手段】本発明では、このような
従来のハイブリッドモジュールにおける課題に鑑み、複
数の絶縁層１、６、９、１０間の回路パターンの結線が
容易に行えると共に、絶縁層６、９、１０の内部に回路
部品の内蔵も可能であると共に、樹脂以外の例えばセラ
ミック等の絶縁層も使用できるハイブリッドモジュール
とその製造方法を提供するものである。

【０００５】このような目的を達成するため、本発明で
は、少なくとも一部に予めスルーホール導体７が形成さ
れた絶縁層１、６、９、１０を順次積層しながら、それ
ら絶縁層１、６、９、１０の層間で、回路パターン２の
一部を互いに重ね合わせ、熱融着することにより、絶縁
層１、６、９、１０に形成された回路パターン２を互い
に結線した。例えば、絶縁層１、６、９、１０を重ねた
状態で互いに重なり合った回路パターン２にレーザー

を
スポット

照射し、熱融着する。

【０００６】すなわち、本発明によるハイブリッドモジ
ュールは、複数の絶縁層１、６、９、１０を積層すると
共に絶縁層１、６、９、１０の表面および／または層間
に形成された回路パターン２がスルーホール導体７によ
り接続されているものであって、

表面に回路パターン
（２）が形成された絶縁層（１）、（６）、（９）、
（１０）が接着性を有するコート層（５）で互いに接着
されると共に、絶縁層（１）、（６）、（９）、（１
０）の層間で一部の回路パターン（２）が互いに重ね合
わせられ、重ね合わせられた回路パターン（２）の少な
くとも片側の絶縁層（１）、（６）、（９）、（１０）
が、レーザー光に対して透過性を有する層であり、その
絶縁層（６）、（９）、（１０）を通して前記回路パタ
ーン（２）の重ね合わせられた部分にレーザー光がスポ
ット状に照射されることにより、それら

が熱融着されて
いることを特徴とする。そして、少なくとも一部の 絶
縁層６、９、１０に貫通する空隙を形成し、この空隙に
回路部品３を収納する。

【０００７】さらに、このようなハイブリッドモジュー
ルを製造する本発明によるハイブリッドモジュールの製
造方法は、

表面に回路パターン（２）が形成された絶縁
層（１）、（６）、（９）、（１０）を接着性を有する
コート層（５）で互いに接着して積層すると共に、絶縁
層（１）、（６）、（９）、（１０）の層間で一部の回
路パターン（２）を互いに重ね合わせる工程と、前記絶
縁層（６）、（９）、（１０）を通して前記回路パター
ン（２）の重ね合わせられた部分にレーザー光をスポッ
ト状に

照射することにより、それらを熱融着する工程と
を有することを特徴とする。ここで、絶縁層１、６、
９、１０の層間で熱融着されるべき回路パターン２の少
なくとも片側の絶縁層１、６、９、１０を、レーザー光
に対して透過性を有する層とし、前記回路パターン２に
レーザー光を照射することにより、それらを熱融着す
る。

【０００８】このハイブリッドモジュールの製造方法に
おいて、絶縁層６、９、１０内に回路部品３を内蔵する
には、貫通する空隙が形成された絶縁層６、９、１０を
使用し、予めその空隙部分に対応する他の絶縁層１、
６、９、１０に回路部品３を実装した後、絶縁層６、
９、１０を積層し、その空隙部分に回路部品３を収納す
る。その後、この空隙に樹脂を充填し、封止する。

ま
た、

絶縁層１、６、９、１０の層間に、レーザー光を透
過しない非透過性の層を介在させると、レーザー光の照
射時に、レーザー光が必要な個所以外には照射されない
ので、都合がよい。前記の接着層がこの非透過性性の層
を兼ねるとなお好ましい。

【０００９】このようなハイブリッドモジュールとその
製造方法では、スルーホール導体７により、両主面の回
路パターン２が接続された絶縁層６、９、１０を使用す
ることが出来るので、絶縁層１、６、９、１０として、
いわゆる厚膜法により回路パターン２やスルーホール導
体７を形成したものを使用することが出来る。そして、
絶縁層６、９、１０の主面に導出した或る程度の広さを
有する回路パターン２の一部を重ね合わせ、そこにレー
ザー光を照射して熱融着することにより、隣接する絶縁
層１、６、９、１０の回路パターン２を結線するため、
スパッタリングとエッチングにより回路パターンを形成
すると共に、その結線を行なうものに比べて、厳密な位
置精度が要求されない。さらに、貫通する空隙が形成さ
れた絶縁層６、９、１０を積層し、その空隙部分に回路
部品３を収納すると、絶縁層１、１０の表面のみに回路
部品を搭載する場合に比べて、回路部品の高密度実装が
可能となる。

【００１０】

【発明の実施の形態】次に、図面を参照しながら、本発
明の実施の形態について具体的且つ詳細に説明する。ま
ず、図１に示すように、第一の絶縁層１を用意する。こ
の第一の絶縁層１上には、導体、抵抗体等の膜により回
路パターン２が形成されると共に、この回路パターン２
の一部であるランド電極上に半導体素子等の回路部品３
が搭載され、その半田

バ

ンプ等の端子４が前記回路パタ
ーン２に導電固着さる。この回路部品３が搭載されるの
は、次に積層される第二の絶縁層６に形成された貫通す
る空隙に対応する位置である。

【００１１】さらに、前記回路パターン２が形成された
部分及び回路部品３が搭載された部分以外の絶縁層１の
主面にコート層５が形成されている。このコート層５
は、第一の絶縁層１とこれに積層する第二の絶縁層６と
を接着するためのもので、接着性を有するエポキシ樹
脂、アクリル樹脂、シリコーン樹脂等の樹脂等から形成
される。また、このコート層５は、レーザー光を透過し
ない不透過性のものがよく、例えば白色シリコーン樹脂
等からなるのがよい。

【００１２】次に、図２に示すように、この上に別の第
二の絶縁層６を積層し、前記コート層５により第一の絶
縁層１の主面に接着する。この第二の絶縁層６は、ガラ
ス、ガラス・セラミック、窒化アルミニウム、ガラス・
エポキシ樹脂、ポリイミド樹脂のようなレーザー光を透
過する材料により形成されている。この第二の絶縁層６
には、貫通する空隙部が形成され、この

空隙部内

に回路
部品３が収納される。

【００１３】また、この第二の絶縁層６を貫通してスル
ーホール導体７が形成されていると共に、第二の絶縁層
６の両主面に各々回路パターン２が形成され、その一部
が前記スルーホール導体７に通じるスルーホールランド
となっている。これらスルーホールランド等の回路パタ
ーン２の一部は、第一の絶縁層１の主面に形成された回
路パターン２の一部と重ね合わせられ、この重ね合わせ
られた部分が熱融着される。回路パターン２を熱融着す
る手段としては、例えば図２に矢印で示すように、前記
第二の絶縁層６を通して、回路パターン２に重なり合っ
た部分にＹＡＧレーザー等のレーザー光源からレーザー
光をスポット状に照射し、その吸収熱により回路パター
ン２の成膜材料を局部的に溶融し、再硬化させる。

【００１４】次に、図３に示すように、前記回路部品３
を収納した空隙部に樹脂が充填され、回路部品が気密に
封止される。また、第二の絶縁層６の主面に形成された
回路パターン２以外の絶縁層１の主面にコート層５が形
成される。さらに、図４に示すように、第二の絶縁層６
上の回路パターン２の一部であるランド電極上に半導体
素子等の回路部品３が搭載され、その端子４が前記回路
パターン２に導電固着される。

【００１５】次に、図５に示すように、この上に第三の
絶縁層９を積層し、前記コート層５により第二の絶縁層
６の主面に接着する。この第三の絶縁層９は、前記第二
の絶縁層６と同様のものからなり、その空隙部内に前記
回路部品３が収納される。また、この第三の絶縁層９の
主面に形成されたスルーホールランド等の回路パターン
２の一部は、第二の絶縁層６の主面に形成された回路パ
ターン２の一部と重ね合わせられ、この重ね合わせられ
た部分に第三の絶縁層９を通してレーザー光を照射し、
回路パターン２を熱融着する。

【００１６】次に、図６に示すように、前記回路部品３
を収納した空隙部に樹脂が充填され、回路部品が気密に
封止される。また、第三の絶縁層９の主面に形成された
回路パターン２以外の絶縁層１の主面にコート層５が形
成される。さらに、図７に示すように、第三の絶縁層９
上の回路パターン２の一部であるランド電極上に半導体
素子等の回路部品３が搭載され、その端子４が前記回路
パターン２に導電固着される。

【００１７】次に、図８に示すように、この上に第四の
絶縁層１０を積層し、前記コート層５により第三の絶縁
層６の主面に接着する。この第四の絶縁層１０もまた、
前記第二の絶縁層６や第三の絶縁層９と同様のものから
なり、その空隙部内に回路部品３が収納される。また、
この第四の絶縁層１０の主面に形成されたスルーホール
ランド等の回路パターン２の一部は、第三の絶縁層９の
主面に形成された回路パターン２と一部重ね合わせら
れ、この重ね合わせられた部分に第四の絶縁層１０を通
してレーザー光を照射し、回路パターン２を熱融着す
る。

【００１８】次に、図９に示すように、前記回路部品３
を収納した空隙部に樹脂が充填され、回路部品が気密に
封止される。さらに、図１０に示すように、第四の絶縁
層１０上の回路パターン２の一部であるランド電極上に
チップ状部品等の回路部品１１、１１が搭載され、端子
が回路パターンに半田等で導電固着される。これによ
り、図１０に示すようなハイブリッドモジュールが完成
する。なお、前述の例では、絶縁層１、６、９、１０が
４層重ねられたが、絶縁層は２層、３層、或は５層以上
であってもよいことは、もちろんである。

【００１９】

【発明の効果】以上説明した通り、本発明によるハイブ
リッドモジュールでは、複数の絶縁層１、６、９、１０
の間で回路パターンの結線が容易に行えると共に、絶縁
層６、９、１０の内部に回路部品の内蔵も可能であると
共に、樹脂以外の例えばセラミック等の絶縁層も使用で
きる。従って、高密度実装が可能で、信頼性の高いなハ
イブリッドモジュールが容易に得られることになる。

【図面の簡単な説明】

【図１】本発明によるハイブリッドモジュールの製造方
法の最初の工程を示す縦断側面図である。

【図２】同ハイブリッドモジュールの製造方法の次の工
程を示す縦断側面図である。

【図３】同ハイブリッドモジュールの製造方法の次の工
程を示す縦断側面図である。

【図４】同ハイブリッドモジュールの製造方法の次の工
程を示す縦断側面図である。

【図５】同ハイブリッドモジュールの製造方法の次の工
程を示す縦断側面図である。

【図６】同ハイブリッドモジュールの製造方法の次の工
程を示す縦断側面図である。

【図７】同ハイブリッドモジュールの製造方法の次の工
程を示す縦断側面図である。

【図８】同ハイブリッドモジュールの製造方法の次の工
程を示す縦断側面図である。

【図９】同ハイブリッドモジュールの製造方法の次の工
程を示す縦断側面図である。

【図１０】同ハイブリッドモジュールの製造方法の次の
工程を示す縦断側面図である。

【符号の説明】

１ 第一の絶縁層 ２ 回路パターン ３ 回路部品 ５ コート層 ６ 第二の絶縁層 ７ スルーホール導体 ９ 第三の絶縁層 １０ 第四の絶縁層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０５Ｋ 1/18 Ｈ０５Ｋ 1/18 Ｒ 3/00 3/00 Ｎ (56)参考文献 特開 昭62−145798（ＪＰ，Ａ) 特開 平６−120670（ＪＰ，Ａ) 特開 平３−280457（ＪＰ，Ａ) 特開 平１−192127（ＪＰ，Ａ) 特開 平３−116896（ＪＰ，Ａ) 特開 昭58−225657（ＪＰ，Ａ) 特開 昭62−210691（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46

Claims (8)

    (57)【特許請求の範囲】

  1. 【請求項１】 複数の絶縁層（１）、（６）、（９）、
    （１０）を積層すると共に絶縁層（１）、（６）、
    （９）、（１０）の表面および／または層間に形成され
    た回路パターン（２）がスルーホール導体（７）により
    接続されているハイブリッドモジュールにおいて、

    表面
    に回路パターン（２）が形成された絶縁層（１）、
    （６）、（９）、（１０）が接着性を有するコート層
    （５）で互いに接着されると共に、絶縁層（１）、
    （６）、（９）、（１０）の層間で一部の回路パターン
    （２）が互いに重ね合わせられ、重ね合わせられた回路
    パターン（２）の少なくとも片側の絶縁層（１）、
    （６）、（９）、（１０）が、レーザー光に対して透過
    性を有する層であり、その絶縁層（６）、（９）、（１
    ０）を通して前記回路パターン（２）の重ね合わせられ
    た部分にレーザー光がスポット状に照射されることによ
    り、それら

    が熱融着されていることを特徴とするハイブ
    リッドモジュール。

  2. 【請求項２】 絶縁層（６）、（９）、（１０）に貫通
    する空隙が形成され、この空隙に回路部品（３）が収納
    されていることを特徴とする請求項１に記載のハイブリ
    ッドモジュール。

  3. 【請求項３】 回路部品（３）を収納した空隙に樹脂が
    充填されて封止されていることを特徴とする請求項２に
    記載のハイブリッドモジュール。

  4. 【請求項４】 絶縁層（１）、（６）、（９）、（１
    ０）の層間に、レーザー光に対して非透過性を有する層
    が介在されていることを特徴とする請求項１〜

    ３

    の何れ
    かに記載のハイブリッドモジュール。

  5. 【請求項５】 複数の絶縁層（１）、（６）、（９）、
    （１０）を積層すると共に絶縁層（１）、（６）、
    （９）、（１０）の表面および／または層間に形成され
    た回路パターン（２）がスルーホール導体（７）により
    接続されているハイブリッドモジュールの製造方法にお
    いて、

    表面に回路パターン（２）が形成された絶縁層
    （１）、（６）、（９）、（１０）を接着性を有するコ
    ート層（５）で互いに接着して積層すると共に、絶縁層
    （１）、（６）、（９）、（１０）の層間で一部の回路
    パターン（２）を互いに重ね合わせる工程と、重ね合わ
    せられた回路パターン（２）の少なくとも片側の絶縁層
    （１）、（６）、（９）、（ １０）が、レーザー光に対
    して透過性を有する層であり、その絶縁層（６）、
    （９）、（１０）を通して前記回路パターン（２）の重
    ね合わせられた部分にレーザー光をスポット状に照射す
    ることにより、それら

    を熱融着する工程とを有すること
    を特徴とするハイブリッドモジュールの製造方法。

  6. 【請求項６】 貫通する空隙が形成された絶縁層
    （６）、（９）、（１０）が積層され、その絶縁層
    （６）、（９）、（１０）が積層される前に、予めその
    空隙部分に対応する他の絶縁層（１）、（６）、
    （９）、（１０）に回路部品（３）が実装されることを
    特徴とする請求項

    ５

    に記載のハイブリッドモジュールの
    製造方法。

  7. 【請求項７】 回路部品（３）を収納した空隙に樹脂が
    充填され、封止されることを特徴とする請求項

    ６

    に記載
    のハイブリッドモジュールの製造方法。

  8. 【請求項８】 絶縁層（１）、（６）、（９）、（１
    ０）の層間に、レーザー光に対して非透過性を有する層
    を介在することを特徴とする請求項

    ５〜７の何れか

    に記
    載のハイブリッドモジュールの製造方法。

JP21927096A 1996-07-31 1996-07-31 ハイブリッドモジュールとその製造方法 Expired - Lifetime JP3322575B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21927096A JP3322575B2 (ja) 1996-07-31 1996-07-31 ハイブリッドモジュールとその製造方法
US08/895,301 US5877550A (en) 1996-07-31 1997-07-16 Hybrid module and method of manufacturing the same
US09/021,900 US6143121A (en) 1996-07-31 1998-02-11 Hybrid module and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21927096A JP3322575B2 (ja) 1996-07-31 1996-07-31 ハイブリッドモジュールとその製造方法

Publications (2)

Publication Number Publication Date
JPH1051150A JPH1051150A (ja) 1998-02-20
JP3322575B2 true JP3322575B2 (ja) 2002-09-09

Family

ID=16732901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21927096A Expired - Lifetime JP3322575B2 (ja) 1996-07-31 1996-07-31 ハイブリッドモジュールとその製造方法

Country Status (2)

Country Link
US (2) US5877550A (ja)
JP (1) JP3322575B2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6125039A (en) * 1996-07-31 2000-09-26 Taiyo Yuden Co., Ltd. Hybrid module
US6272020B1 (en) * 1997-10-16 2001-08-07 Hitachi, Ltd. Structure for mounting a semiconductor device and a capacitor device on a substrate
US5939782A (en) * 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor
EP0942392A3 (en) * 1998-03-13 2000-10-18 Kabushiki Kaisha Toshiba Chip card
TW484344B (en) * 1998-10-26 2002-04-21 Taiyo Yuden Kk Hybrid module
SG80603A1 (en) * 1998-10-30 2001-05-22 Gul Technologies Singapore Ltd Printed circuit boards with cavity and method of producing the same
JP2001013209A (ja) * 1999-06-30 2001-01-19 Ando Electric Co Ltd Ｉｃソケット付きｄｕｔボード
KR20070101408A (ko) 1999-09-02 2007-10-16 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
EP2077703B1 (en) * 1999-09-02 2013-08-21 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US6362964B1 (en) * 1999-11-17 2002-03-26 International Rectifier Corp. Flexible power assembly
US6370013B1 (en) 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP3246502B2 (ja) * 2000-01-27 2002-01-15 松下電器産業株式会社 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法
JP4740406B2 (ja) * 2000-02-09 2011-08-03 日本特殊陶業株式会社 配線基板およびその製造方法
JP2002076314A (ja) * 2000-08-30 2002-03-15 Texas Instr Japan Ltd 超小型撮像装置
JP3604033B2 (ja) * 2000-09-08 2004-12-22 日立エーアイシー株式会社 電子部品内蔵型多層配線板
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
DE10103084B4 (de) * 2001-01-24 2006-08-03 Infineon Technologies Ag Halbleitermodul und Verfahren zu seiner Herstellung
JP2001298274A (ja) * 2001-03-13 2001-10-26 Matsushita Electric Ind Co Ltd 電子回路構成体
US6879492B2 (en) 2001-03-28 2005-04-12 International Business Machines Corporation Hyperbga buildup laminate
WO2003030254A2 (en) * 2001-09-28 2003-04-10 Hrl Laboratories, Llc Process for assembling systems and structure thus obtained
US7018575B2 (en) * 2001-09-28 2006-03-28 Hrl Laboratories, Llc Method for assembly of complementary-shaped receptacle site and device microstructures
US7351660B2 (en) * 2001-09-28 2008-04-01 Hrl Laboratories, Llc Process for producing high performance interconnects
US7253091B2 (en) * 2001-09-28 2007-08-07 Hrl Laboratories, Llc Process for assembling three-dimensional systems on a chip and structure thus obtained
US6974604B2 (en) * 2001-09-28 2005-12-13 Hrl Laboratories, Llc Method of self-latching for adhesion during self-assembly of electronic or optical components
JP2003115664A (ja) * 2001-10-05 2003-04-18 Matsushita Electric Ind Co Ltd 電圧変換モジュール
JP3836367B2 (ja) * 2001-12-21 2006-10-25 アルプス電気株式会社 高周波モジュール
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
DE10209922A1 (de) * 2002-03-07 2003-10-02 Infineon Technologies Ag Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung
DE10211556A1 (de) * 2002-03-15 2003-10-02 Infineon Technologies Ag Bauelementanordnung mit einem Halbleitermodul und einer Platine und Halbleitermodul
FI20030293A (fi) * 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US7608477B2 (en) * 2003-07-04 2009-10-27 Murata Manufacturing Co., Ltd. Process for substrate incorporating component
US7223635B1 (en) * 2003-07-25 2007-05-29 Hrl Laboratories, Llc Oriented self-location of microstructures with alignment structures
DE102004009825A1 (de) * 2004-02-28 2005-09-22 Eads Deutschland Gmbh Leiterplatte
JP4524585B2 (ja) * 2004-06-24 2010-08-18 ソニー株式会社 半導体装置および半導体装置の製造方法
US20060108674A1 (en) * 2004-11-24 2006-05-25 Jhyy-Cheng Liou Package structure of memory card and packaging method for the structure
JP4649249B2 (ja) * 2005-03-22 2011-03-09 芝浦メカトロニクス株式会社 導電性パターン基板の製造方法及び導電性パターン基板
US7875952B1 (en) 2006-09-19 2011-01-25 Hrl Laboratories, Llc Method of transistor level heterogeneous integration and system
JP4521017B2 (ja) * 2007-06-06 2010-08-11 日本特殊陶業株式会社 配線基板の製造方法、コンデンサ内蔵コア基板の製造方法
JP2009123916A (ja) * 2007-11-15 2009-06-04 Cmk Corp 部品内蔵型多層プリント配線板及びその製造方法
US20110249414A1 (en) * 2008-12-15 2011-10-13 Robert E Krancher System for placing electronic devices in a restricted space of a printed circuit board
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
US9277645B2 (en) * 2012-01-18 2016-03-01 Covidien Lp Method of manufacturing a printed circuit board
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
US11562984B1 (en) 2020-10-14 2023-01-24 Hrl Laboratories, Llc Integrated mechanical aids for high accuracy alignable-electrical contacts
US12057429B1 (en) 2021-06-23 2024-08-06 Hrl Laboratories, Llc Temporary bonding structures for die-to-die and wafer-to-wafer bonding

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4451324A (en) * 1979-05-12 1984-05-29 Sony Corporation Apparatus for placing chip type circuit elements on a board
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JPS62158336A (ja) * 1985-12-31 1987-07-14 Casio Comput Co Ltd 電子部品の実装構造およびその実装方法
US5047283A (en) * 1989-09-20 1991-09-10 Ppg Industries, Inc. Electrically conductive article
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5061549A (en) * 1990-03-20 1991-10-29 Shores A Andrew Substrate attach adhesive film, application method and devices incorporating the same
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
EP0658937A1 (en) * 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
JPH0977937A (ja) * 1995-09-12 1997-03-25 Idemitsu Petrochem Co Ltd プリント配線板用プリプレグ及びプリント配線用基板

Also Published As

Publication number Publication date
US5877550A (en) 1999-03-02
JPH1051150A (ja) 1998-02-20
US6143121A (en) 2000-11-07

Similar Documents

Publication Publication Date Title
JP3322575B2 (ja) 2002-09-09 ハイブリッドモジュールとその製造方法
EP1267597B1 (en) 2008-01-16 Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device
EP1215948B1 (en) 2011-05-25 Manufacturing method of multilayer substrate
US8178191B2 (en) 2012-05-15 Multilayer wiring board and method of making the same
JP2736042B2 (ja) 1998-04-02 回路基板
KR20030005054A (ko) 2003-01-15 다층 회로 기판 및 그 제조 방법
KR20010051540A (ko) 2001-06-25 다층구조의 플렉시블 배선판과 그 제조방법
JP2003347748A (ja) 2003-12-05 多層配線基板及びその製造方法。
JPH05267402A (ja) 1993-10-15 薄膜多層配線基板およびその製造方法
KR100257926B1 (ko) 2000-06-01 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지
JPH10284632A (ja) 1998-10-23 回路基板及びその製造方法
JP4285339B2 (ja) 2009-06-24 回路モジュールおよび回路モジュールの製造方法
JP2715934B2 (ja) 1998-02-18 多層印刷配線基板装置及びその製造方法
JP2002290028A (ja) 2002-10-04 プリント配線基板の接続方法及び接続構造
JP2001274555A (ja) 2001-10-05 プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法
JP2005123332A (ja) 2005-05-12 回路基板及びその製造方法
JPH05327152A (ja) 1993-12-10 配線基板及びその製造方法
JPH11135567A (ja) 1999-05-21 異方性導電膜、半導体装置の製造方法
JP4333249B2 (ja) 2009-09-16 Ｉｃパッケージ及びその製造方法、回路基板
JP2703522B2 (ja) 1998-01-26 共焼成モジュールを集積化するための層状構造
JPH087636Y2 (ja) 1996-03-04 電子部品付きフィルムコネクタ
JP3203176B2 (ja) 2001-08-27 混成集積回路装置およびその製造方法
JPH05129515A (ja) 1993-05-25 半導体装置
JP6815875B2 (ja) 2021-01-20 配線基板および電子部品収納用パッケージおよび電子装置
CN115175475A (zh) 2022-10-11 具有指定散热层的多层pcb制作方法和多层pcb

Legal Events

Date Code Title Description
2002-06-04 A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020604

2005-05-31 R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

2006-05-30 R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

2007-05-29 R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

2008-06-03 FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

2009-06-02 FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8