JP6519498B2 - Switching power supply - Google Patents

（第１実施形態）
以下、本発明の第１実施形態について、非同期方式のスイッチング電源装置に適用した場合の例を図１および図２を参照して説明する。 First Embodiment
An example in which the first embodiment of the present invention is applied to an asynchronous switching power supply will be described below with reference to FIGS. 1 and 2. FIG.

スイッチング電源装置１の全体構成を示す図１において、スイッチング素子であるＭＯＳＦＥＴ２は、直流電圧Ｖｉｎを供給する直流電源ＶＤから電流検出抵抗３を介して給電される。ＭＯＳＦＥＴ２の出力はコイル４を介してコンデンサ５に接続されている。コイル４にはＭＯＳＦＥＴ２のオフ時に電流を流すためのダイオード６が接続されている。コンデンサ５には、ＭＯＳＦＥＴ２のオンオフ制御によりコイル４を通じて充電され、所定の出力電圧Ｖｏｕｔとなるように制御されている。コイル４とコンデンサ５との間に電流検出抵抗７が接続されている。   In FIG. 1 which shows the whole structure of the switching power supply device 1, MOSFET2 which is a switching element is electrically fed from the DC power supply VD which supplies DC voltage Vin via the current detection resistance 3. FIG. The output of the MOSFET 2 is connected to the capacitor 5 via the coil 4. Connected to the coil 4 is a diode 6 for passing current when the MOSFET 2 is off. The capacitor 5 is charged through the coil 4 by on / off control of the MOSFET 2 and is controlled to be a predetermined output voltage Vout. A current detection resistor 7 is connected between the coil 4 and the capacitor 5.

制御部８は、上記構成のＭＯＳＦＥＴ２のスイッチング制御を行うための構成である。制御回路９は、コンデンサ５の端子電圧である出力電圧Ｖｏｕｔを入力してこれが所定レベルになるようにＭＯＳＦＥＴ２のオンオフ制御を行うように構成されている。   The control unit 8 is configured to perform switching control of the MOSFET 2 configured as described above. The control circuit 9 is configured to input an output voltage Vout which is a terminal voltage of the capacitor 5 and perform on / off control of the MOSFET 2 so that the output voltage Vout becomes a predetermined level.

過電流検出回路１０は、電流検出抵抗３に流れる入力電流Ｉｉｎを検出して過電流レベルＩＬａに達しているときには過電流検出信号Ｓａを制御回路９およびラッチオフ回路１１に出力する。ラッチオフ回路１１は、過電流検出信号Ｓａが所定回数入力すると制御回路９にラッチオフ信号Ｓｂを出力する。制御回路９は、過電流検出信号Ｓａが入力されると、ＭＯＳＦＥＴ２のオン動作制御をしている場合には直ちにゲート駆動信号Ｖｇを停止してオフさせる。また、制御回路９は、ラッチオフ信号Ｓｂが入力されると、ＭＯＳＦＥＴ２をラッチオフすなわちオンオフ制御の動作を停止し、この状態を保持する。したがって、次の周期になってもＭＯＳＦＥＴ２はオフ状態のままとされる。   The overcurrent detection circuit 10 detects an input current Iin flowing through the current detection resistor 3 and outputs an overcurrent detection signal Sa to the control circuit 9 and the latch off circuit 11 when the overcurrent level ILa is reached. The latch off circuit 11 outputs a latch off signal Sb to the control circuit 9 when the overcurrent detection signal Sa is input a predetermined number of times. When the overcurrent detection signal Sa is input, the control circuit 9 immediately stops the gate drive signal Vg and turns it off when performing the on operation control of the MOSFET 2. Further, when the latch off signal Sb is input, the control circuit 9 latches off the MOSFET 2, that is, stops the on / off control operation, and holds this state. Therefore, MOSFET 2 is kept off even at the next cycle.

電流検出回路１２は、過渡変動検出回路として機能するもので、出力端子ＯＵＴからの出力電流が急激に低下するのを検出して過渡変動信号Ｓｃを出力する。具体的には、差動アンプ１３の両入力端子が電流検出抵抗７の両端子に接続され、出力端子ＯＵＴから流れる負荷電流ＩＬのレベルを検出している。コンパレータ１４は、差動アンプ１３の出力信号と参照電源１５の参照電圧Ｖ１とを比較し、負荷電流ＩＬが参照電圧Ｖ１で設定される電流値ＩＬｂよりも低下するとハイレベルの過渡変動信号Ｓｃを出力する。   The current detection circuit 12 functions as a transient fluctuation detection circuit, and detects that the output current from the output terminal OUT falls sharply, and outputs a transient fluctuation signal Sc. Specifically, both input terminals of the differential amplifier 13 are connected to both terminals of the current detection resistor 7, and the level of the load current IL flowing from the output terminal OUT is detected. The comparator 14 compares the output signal of the differential amplifier 13 with the reference voltage V1 of the reference power supply 15. When the load current IL falls below the current value ILb set by the reference voltage V1, the high level transient fluctuation signal Sc is Output.

アンド回路１６は、ハイレベルのラッチオフ信号Ｓｂが与えられている状態で、過渡変動信号Ｓｃが入力されるとシャント信号Ｓｄを出力する。シャント回路１７は、出力端子ＯＵＴとグランドとの間を短絡あるいは低インピーダンス状態に制御するＭＯＳＦＥＴを備えている。シャント回路１７は、シャント信号ＳｄがＭＯＳＦＥＴのゲートに与えられると出力端子ＯＵＴを短絡させる。   The AND circuit 16 outputs the shunt signal Sd when the transient fluctuation signal Sc is input in a state where the high level latch off signal Sb is supplied. The shunt circuit 17 includes a MOSFET for controlling a short circuit or a low impedance state between the output terminal OUT and the ground. The shunt circuit 17 shorts the output terminal OUT when the shunt signal Sd is applied to the gate of the MOSFET.

次に、上記構成の作用について図２も参照して説明する。
スイッチング電源装置１は、通常の制御状態では、制御部８の制御回路９により、ＭＯＳＦＥＴ２のゲートにゲート駆動信号Ｖｇが与えられ、出力電圧Ｖｏｕｔをモニタしながらコンデンサ５に所定電圧Ｖｏｕｔとなるように制御される。例えば図２（ａ）、（ｅ）に時刻ｔ０、ｔ１などの状態で示すように、出力電圧Ｖｏｕｔが所定レベルに保持され、出力端子ＯＵＴから外部の負荷で消費される負荷電流ＩＬが所定範囲にある状態である。 Next, the operation of the above configuration will be described with reference to FIG.
In a normal control state of the switching power supply device 1, the gate drive signal Vg is supplied to the gate of the MOSFET 2 by the control circuit 9 of the control unit 8 so that the capacitor 5 becomes the predetermined voltage Vout while monitoring the output voltage Vout. It is controlled. For example, as shown in the states of time t0 and t1 in FIGS. 2A and 2E, for example, the output voltage Vout is held at a predetermined level, and the load current IL consumed by the external load from the output terminal OUT is in a predetermined range. It is in the state of

また、負荷電流ＩＬが上昇していくと、図２（ｄ）に示しているように、制御回路９は、これを補うようにＭＯＳＦＥＴ２のオン時間を長くして電流を多く供給するようにゲート信号Ｖｇを印加して制御する。これにより、出力電圧Ｖｏｕｔが低下することなく維持した状態に制御している。   Also, as the load current IL rises, as shown in FIG. 2D, the control circuit 9 increases the on time of the MOSFET 2 to compensate for this and supplies more current. The signal Vg is applied and controlled. As a result, control is performed in a state in which the output voltage Vout is maintained without reduction.

負荷電流ＩＬが徐々に増加して時刻ｔ３付近で過電流レベルＩＬａに達すると、ＭＯＳＦＥＴ２がオンしたときに、入力電流Ｉｉｎも大きくなる。これにより、電流検出抵抗３の端子間電圧が大きくなり、図２（ｂ）に示すように、過電流検出回路１０により過電流が検出され、過電流検出信号Ｓａが出力される。制御回路９は、過電流検出回路１０から過電流検出信号Ｓａが入力されると、図２（ｄ）に示しているように、ＭＯＳＦＥＴ２のオン動作時間がまだ残っている場合でも、その時点でＭＯＳＦＥＴ２をオフ状態に切り替える。これによって、制御回路９は、過電流によりＭＯＳＦＥＴ２が故障するのを保護する。   When the load current IL gradually increases and reaches the overcurrent level ILa around time t3, when the MOSFET 2 is turned on, the input current Iin also increases. As a result, the voltage across the terminals of the current detection resistor 3 becomes large, and as shown in FIG. 2B, the overcurrent detection circuit 10 detects an overcurrent, and an overcurrent detection signal Sa is output. When the overcurrent detection signal Sa is input from the overcurrent detection circuit 10, as shown in FIG. 2D, the control circuit 9 at that time even if the on-operation time of the MOSFET 2 still remains, as shown in FIG. Switch MOSFET 2 off. Thereby, the control circuit 9 protects the MOSFET 2 from failure due to an overcurrent.

制御回路９は、所定周期でＭＯＳＦＥＴ２をオン動作させ、その時点で上記のように過電流検出回路１０から過電流検出信号Ｓａが入力されるとＭＯＳＦＥＴ２をオフさせる動作を例えば時刻ｔ３からｔ７まで繰り返し実施する。一方、ラッチオフ回路１１は、過電流検出回路１０から入力される過電流検出信号Ｓａの検出回数をカウントしている。そしてラッチオフ回路１１は、時刻ｔ７で過電流検出信号Ｓａの検出回数が所定回数例えば５回に達すると、図２（ｃ）に示すように、出力を復帰させないラッチオフ機能を動作させるためのラッチオフ信号Ｓｂを制御回路９に出力する。   The control circuit 9 turns on the MOSFET 2 at a predetermined cycle, and repeats the operation of turning off the MOSFET 2 from the time t3 to t7, for example, when the overcurrent detection signal Sa is input from the overcurrent detection circuit 10 as described above. carry out. On the other hand, the latch off circuit 11 counts the number of times of detection of the overcurrent detection signal Sa input from the overcurrent detection circuit 10. When the number of times of detection of the overcurrent detection signal Sa reaches a predetermined number of times, for example, five times at time t7, the latch-off circuit 11 operates a latch-off function that does not restore the output as shown in FIG. It outputs Sb to the control circuit 9.

制御回路９は、ラッチオフ回路１１からラッチオフ信号Ｓｂが入力されると、図２（ｄ）に示すように、ラッチオフ動作としてＭＯＳＦＥＴ２の制御動作を停止し、オフ状態に保持する。これにより、過電流が流れる状態が継続するのを抑制することができる。   When the latch off signal Sb is input from the latch off circuit 11, the control circuit 9 stops the control operation of the MOSFET 2 as a latch off operation as shown in FIG. 2 (d) and holds it in the off state. This can suppress the continuation of the state in which the overcurrent flows.

このようにしてラッチオフされた後に、時刻ｔ８に近づくにつれて図２（ｅ）に示すように、負荷電流の消費に伴い出力電圧Ｖｏｕｔが徐々に低下すると、出力端子ＯＵＴに接続されている負荷が動作電圧を確保できなくなって動作を停止させることがある。この場合には、負荷電流ＩＬが急激に低下するため、ＭＯＳＦＥＴ２により通電したコイル４のエネルギーが消費されず、図２（ｅ）に時刻ｔ８ａ以降に点線で示すように、コンデンサ５の端子電圧が急激に上昇することがある。   After being latched off in this manner, the load connected to the output terminal OUT operates when the output voltage Vout gradually decreases as the load current is consumed, as shown in FIG. In some cases, the operation can be stopped because the voltage can not be secured. In this case, since the load current IL sharply drops, the energy of the coil 4 energized by the MOSFET 2 is not consumed, and the terminal voltage of the capacitor 5 is represented by a dotted line after time t8a in FIG. It may rise sharply.

この実施形態においては、ラッチオフ後の負荷電流ＩＬの低下を電流検出抵抗７の端子間電圧により検出している。電流検出回路１２は、図２（ａ）に示すように、時刻ｔ８以降に負荷電流ＩＬが参照電圧Ｖ１で規定される電流レベルＩＬｂよりも低下すると、コンパレータ１４からハイレベルの検出信号Ｓｃを出力する。   In this embodiment, the decrease in load current IL after latch-off is detected by the voltage across terminals of the current detection resistor 7. As shown in FIG. 2A, the current detection circuit 12 outputs the detection signal Sc of high level from the comparator 14 when the load current IL becomes lower than the current level ILb defined by the reference voltage V1 after time t8. Do.

アンド回路１６は、ラッチオフ回路１１からハイレベルのラッチオフ信号Ｓｂが与えられた状態で電流検出回路１２からハイレベルの過渡変動信号Ｓｃが与えられると、図２（ｆ）に示すように、時刻８ａで、ハイレベルのシャント信号Ｓｄを出力する。これにより、シャント回路１７を構成しているＭＯＳＦＥＴがオンして出力端子ＯＵＴの電位をグランドに短絡させる。この結果、図２（ｅ）に示すように、時刻ｔ８ａ以降に出力端子ＯＵＴの電位は低下し、負荷電流ＩＬの低下に伴って出力電圧Ｖｏｕｔが上昇するのを抑制することができる。   The AND circuit 16 receives the high level of the latch off signal Sb from the latch off circuit 11 and the high level of the transient fluctuation signal Sc from the current detection circuit 12, as shown in FIG. To output a high level shunt signal Sd. Thereby, the MOSFET constituting the shunt circuit 17 is turned on to short the potential of the output terminal OUT to the ground. As a result, as shown in FIG. 2E, the potential of the output terminal OUT decreases after time t8a, and the output voltage Vout can be suppressed from rising as the load current IL decreases.

上述の場合、コイル４に通電した時に発生するエネルギーは、コイル４のインダクタンスＬと電流Ｉから求められる。また、このコイル４によるエネルギーがコンデンサ５に蓄えられると、端子電圧Ｖのオーバーシュート量はコンデンサ５のエネルギーの式から求めることができる。コイル４とコンデンサ５のエネルギーの式は次式（１）のようになる。この関係式（１）から、Ｖについて解くと式（２）のようにオーバーシュート量が得られる。   In the above case, the energy generated when the coil 4 is energized can be obtained from the inductance L of the coil 4 and the current I. Further, when the energy from the coil 4 is stored in the capacitor 5, the overshoot amount of the terminal voltage V can be obtained from the energy equation of the capacitor 5. The equation of the energy of the coil 4 and the capacitor 5 is given by the following equation (1). When the equation (1) is solved for V, the amount of overshoot is obtained as shown in equation (2).

Ｌ×Ｉ^２／２＝Ｃ×Ｖ^２／２ …（１）
Ｖ＝√（Ｌ/Ｃ）×Ｉ …（２）
上記の結果から、例えばＬ＝２ｕＨ、Ｃ＝１００ｕＦ、Ｉ＝４Ａである場合を想定すると、オーバーシュート量Ｖの値は、Ｖ＝０．５６Ｖと算出することができる。この実施形態においては、このようなオーバーシュート電圧の発生を抑制することができる。 ^{L × I 2/2 = C} × V 2/2 ... (1)
V = √ (L / C) × I (2)
From the above results, assuming that, for example, L = 2 uH, C = 100 uF, and I = 4 A, the value of the overshoot amount V can be calculated as V = 0.56V. In this embodiment, the occurrence of such an overshoot voltage can be suppressed.

なお、負荷に対して上記のようなオーバーシュート電圧Ｖが発生することは、近年許容されない状況になってきている。すなわち、スイッチング電源装置の負荷として接続されるＥＣＵなどにおいては、制御処理能力の向上が要求されており、負荷電流は増大する傾向である。一方、ＥＣＵは、小型化の要求も強いため、容量値が小さくなる傾向がある。この結果、負荷としてのＥＣＵにとっては、電流および容量のいずれもオーバーシュート量が増加する要因となっている。加えて、電源供給先であるマイコン等のＩＣは微細化の流れを受け、絶対最大定格が低くなってきており、許容されるオーバーシュート量は厳しくなってきている。   Incidentally, the occurrence of the above overshoot voltage V with respect to the load has become an unacceptable situation in recent years. That is, in an ECU or the like connected as a load of the switching power supply device, improvement of control processing capacity is required, and load current tends to increase. On the other hand, there is a strong demand for downsizing of the ECU, so the capacity value tends to be smaller. As a result, for the ECU as a load, both the current and the capacity are factors that increase the overshoot amount. In addition, ICs such as microcomputers, which are power supply destinations, have been subjected to the trend of miniaturization, the absolute maximum rating has become low, and the amount of overshoot that is allowed has become severe.

この実施形態では、過渡変動検出回路として電流検出回路１２を設けることで、上記したような状況に対応して、ラッチオフ後に負荷が動作停止することに起因したオーバーシュートの発生を抑制することができ、負荷として接続される小型化されたＥＣＵなどにおいても保護を確実に行うことができる。   In this embodiment, by providing the current detection circuit 12 as a transient fluctuation detection circuit, it is possible to suppress the occurrence of an overshoot caused by the load stopping after latch-off in response to the above-described situation. Protection can be reliably performed even in a miniaturized ECU connected as a load.

（第２実施形態）
図３は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、スイッチング電源装置１ａとして、入力電流Ｉｉｎを検出する電流検出抵抗３を無くした構成としている。制御部８ａは、電流検出回路１２の差動アンプ１３から負荷電流ＩＬの検出信号を過電流検出回路１０に入力する構成である。 Second Embodiment
FIG. 3 shows a second embodiment, and in the following, portions different from the first embodiment will be described. In this embodiment, the switching power supply 1a has a configuration in which the current detection resistor 3 for detecting the input current Iin is eliminated. The control unit 8 a is configured to input a detection signal of the load current IL from the differential amplifier 13 of the current detection circuit 12 to the overcurrent detection circuit 10.

つまり、入力電流Ｉｉｎの検出により過電流を検出していたのに対して、この実施形態では電流検出抵抗７の端子電圧を検出する電流検出回路１２の検出出力を利用して過電流を検出する構成としている。この場合、電流検出抵抗７は、コイル４とコンデンサ５との共通接続点に介在させている。
したがって、このような第２実施形態によっても第１実施形態と同様の作用効果を得ることができる。 That is, while the overcurrent is detected by the detection of the input current Iin, in this embodiment, the overcurrent is detected using the detection output of the current detection circuit 12 which detects the terminal voltage of the current detection resistor 7 It has composition. In this case, the current detection resistor 7 is interposed at the common connection point of the coil 4 and the capacitor 5.
Therefore, according to such a second embodiment, the same function and effect as those of the first embodiment can be obtained.

（第３実施形態）
図４および図５は第３実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、電流検出回路１２に代えて過渡変動検出回路としての電圧検出回路２３を設けている。電圧検出回路２３は、出力端子ＯＵＴの電圧Ｖｏｕｔを入力して過渡変動が発生することを検出する。 Third Embodiment
FIG. 4 and FIG. 5 show a third embodiment, and in the following, parts different from the first embodiment will be described. In this embodiment, a voltage detection circuit 23 as a transient fluctuation detection circuit is provided in place of the current detection circuit 12. The voltage detection circuit 23 receives the voltage Vout at the output terminal OUT and detects that a transient fluctuation occurs.

出力端子ＯＵＴの電圧Ｖｏｕｔは、制御回路９においても検出しているが、電圧検出回路２３は、過渡変動の有無を検出するように設けられている。電圧検出回路２３は、コンパレータ２４および参照電圧Ｖａを出力する参照電源２５から構成される。参照電圧Ｖａは、出力電圧Ｖｏｕｔが上昇して過電圧レベルに達したかどうかを判定する電圧である。   The voltage Vout of the output terminal OUT is also detected in the control circuit 9, but the voltage detection circuit 23 is provided to detect the presence or absence of the transient fluctuation. The voltage detection circuit 23 includes a comparator 24 and a reference power supply 25 that outputs a reference voltage Va. The reference voltage Va is a voltage that determines whether the output voltage Vout has risen to reach an over voltage level.

次に、上記構成の作用について、図５も参照して説明する。
第１実施形態と同様に、過電流検出回路１０が、時刻ｔ７で５回目の過電流検出信号Ｓａを検出すると、図５（ｃ）に示すように、ラッチオフ回路１１からハイレベルのラッチオフ信号Ｓｂが出力される。制御回路９は、図５（ｄ）に示すように、これに応じてＭＯＳＦＥＴ２の動作を停止してラッチオフする。この状態では、ＭＯＳＦＥＴ２をオンする周期が経過した時刻ｔ８になってもＭＯＳＦＥＴ２はオフ状態に保持される。しかし、ラッチオフ後に、時刻ｔ８以降において、前述したように出力端子ＯＵＴに接続される負荷が動作を停止すると、図５（ｅ）に示すように、コイル４のエネルギーがコンデンサに放出されて出力端子ＯＵＴの電圧Ｖｏｕｔが上昇していく。 Next, the operation of the above configuration will be described with reference to FIG.
As in the first embodiment, when the overcurrent detection circuit 10 detects the fifth overcurrent detection signal Sa at time t7, as shown in FIG. 5C, a high level latch off signal Sb from the latch off circuit 11 is obtained. Is output. In response to this, the control circuit 9 stops the operation of the MOSFET 2 and latches off as shown in FIG. 5 (d). In this state, the MOSFET 2 is held in the off state even at time t8 when the cycle of turning on the MOSFET 2 has elapsed. However, after the latch-off, when the load connected to the output terminal OUT stops operating as described above after time t8, the energy of the coil 4 is released to the capacitor and the output terminal as shown in FIG. The voltage Vout at OUT rises.

このとき、出力端子ＯＵＴの電圧Ｖｏｕｔが上昇すると、電圧検出回路２３は、時刻ｔ８ｂで出力電圧Ｖｏｕｔが過電圧レベルを検出するための参照電圧Ｖａを超えると、コンパレータ２４がハイレベルの過渡変動信号Ｓｃを出力する。   At this time, when the voltage Vout at the output terminal OUT rises, the voltage detection circuit 23 detects that the output voltage Vout exceeds the reference voltage Va for detecting the overvoltage level at time t8 b, the comparator 24 sets the transient fluctuation signal Sc at high level. Output

アンド回路１６は、ラッチオフ回路１１からハイレベルのラッチオフ信号Ｓｂが与えられた状態で電圧検出回路２３からハイレベルの過渡変動信号Ｓｃが与えられると、図５（ｆ）に示すように、ハイレベルのシャント信号Ｓｄを出力する。これにより、シャント回路１７を構成しているＭＯＳＦＥＴがオンして出力端子ＯＵＴの電位をグランドに短絡させる。これにより、出力端子ＯＵＴの電位が上昇するのを抑制することができる。
したがって、このような第３実施形態によっても、第１実施形態と同様の効果を得ることができる。 When the voltage detection circuit 23 receives the high level transient fluctuation signal Sc while the latch off circuit 11 receives the high level latch off signal Sb, the AND circuit 16 outputs the high level signal as shown in FIG. Output a shunt signal Sd of Thereby, the MOSFET constituting the shunt circuit 17 is turned on to short the potential of the output terminal OUT to the ground. Thus, the potential of the output terminal OUT can be suppressed from rising.
Therefore, according to such a third embodiment, the same effect as that of the first embodiment can be obtained.

（第４実施形態）
図６は第実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、スイッチング電源装置３１は、制御部３２において、第１実施形態の構成にタイマ回路３３を設けている。第１実施形態では、ラッチオフ後に負荷電流ＩＬの過渡変動が生じたときにシャント回路１７を動作させている。この実施形態では、出力端子ＯＵＴの電圧Ｖｏｕｔが正常レベルに戻った場合には、ラッチオフを解除することで再起動することができるようにしたものである。 Fourth Embodiment
FIG. 6 shows the embodiment, and the differences from the first embodiment will be described below. In this embodiment, the switching power supply 31 includes the timer circuit 33 in the configuration of the first embodiment in the control unit 32. In the first embodiment, the shunt circuit 17 is operated when a transient fluctuation of the load current IL occurs after latch-off. In this embodiment, when the voltage Vout at the output terminal OUT returns to the normal level, it is possible to restart by releasing the latch off.

タイマ回路３３は、第１解除回路として機能するもので、タイマ３４およびアンド回路３５を備えている。アンド回路３５は、一方の入力端子にアンド回路１６の出力端子が接続され、反転信号が入力される他方の入力端子にタイマ回路３４の出力端子が接続される。タイマ３４は、アンド回路１６の出力端子に接続され、ハイレベルのシャント信号Ｓｄが入力されると、所定のタイマ時間が経過した時点で出力をローレベルからハイレベルに反転させる。   The timer circuit 33 functions as a first release circuit, and includes a timer 34 and an AND circuit 35. In the AND circuit 35, the output terminal of the AND circuit 16 is connected to one input terminal, and the output terminal of the timer circuit 34 is connected to the other input terminal to which the inverted signal is input. The timer 34 is connected to the output terminal of the AND circuit 16, and when the high level shunt signal Sd is input, the output is inverted from low level to high level when a predetermined timer time has elapsed.

次に、上記構成の作用について説明する。第１実施形態と同様に、過電流検出回路１０が、５回目の過電流検出信号Ｓａを検出すると、ラッチオフ回路１１からラッチオフ信号Ｓｂが出力される。制御回路９は、これに応じてＭＯＳＦＥＴ２を停止すなわちラッチオフする。そして、ラッチオフ後に、出力端子ＯＵＴに接続される負荷が動作を停止して負荷電流ＩＬが所定以上低下すると、電流検出回路２３によりこれが検知されてハイレベルの過渡変動信号Ｓｃが出力される。前述同様に、アンド回路１６は、ラッチオフ回路１１からハイレベルのラッチオフ信号Ｓｂが与えられた状態で電圧検出回路２３からハイレベルの過渡変動信号Ｓｃが与えられることで、ハイレベルのシャント信号Ｓｄを出力する。   Next, the operation of the above configuration will be described. As in the first embodiment, when the overcurrent detection circuit 10 detects the fifth overcurrent detection signal Sa, the latch off circuit 11 outputs a latch off signal Sb. Control circuit 9 stops or latches off MOSFET 2 accordingly. When the load connected to the output terminal OUT stops operating after latch-off and the load current IL decreases by a predetermined amount or more, the current detection circuit 23 detects this and outputs a high level transient fluctuation signal Sc. In the same manner as described above, the AND circuit 16 receives the high level transient fluctuation signal Sc from the voltage detection circuit 23 in the state where the high level latch off signal Sb is applied from the latch off circuit 11, thereby setting the high level shunt signal Sd. Output.

このとき、タイマ回路３３においては、シャント信号Ｓｄがタイマ３４およびアンド回路３５に入力される。タイマ３４は、ローレベルの信号を出力する状態から所定のタイマ時間が経過するとハイレベルの信号を出力する。この結果、タイマ回路３３は、アンド回路１６からシャント信号Ｓｄが入力された時点からタイマ時間が経過するまでの間ハイレベルの信号をシャント回路１７に与えるようになる。シャント回路１７は、タイマ時間が経過するまでＭＯＳＦＥＴがオン状態となって出力端子ＯＵＴの電圧上昇を抑制し、タイマ時間経過後は、ＭＯＳＦＥＴがオフ状態となる。   At this time, in the timer circuit 33, the shunt signal Sd is input to the timer 34 and the AND circuit 35. The timer 34 outputs a high level signal when a predetermined timer time has elapsed from the state of outputting a low level signal. As a result, the timer circuit 33 provides a high level signal to the shunt circuit 17 from the time when the shunt signal Sd is input from the AND circuit 16 until the timer time elapses. In the shunt circuit 17, the MOSFET is turned on until the timer time elapses to suppress the voltage increase of the output terminal OUT, and after the timer time elapses, the MOSFET is turned off.

このような第４実施形態によれば、タイマ回路３３により、シャント回路１７の動作をタイマ時間後に解除することができるので、出力端子ＯＵＴの電圧Ｖｏｕｔが正常レベルに戻った場合には、制御回路９は、ラッチオフを解除することで再起動することができるようになる。   According to the fourth embodiment, the timer circuit 33 can release the operation of the shunt circuit 17 after the timer time. Therefore, when the voltage Vout at the output terminal OUT returns to the normal level, the control circuit 9 can be restarted by releasing the latch off.

（第５実施形態）
図７は第実施形態を示すもので、以下、第４実施形態と異なる部分について説明する。この実施形態では、スイッチング電源装置４１は、制御部４２において、第４実施形態で設けたタイマ回路３３の構成を第３実施形態の図４の構成に適用している。タイマ回路３３は、アンド回路１６とシャント回路１７との間に設けられている。 Fifth Embodiment
FIG. 7 shows the embodiment, and parts different from the fourth embodiment will be described below. In this embodiment, the switching power supply device 41 applies the configuration of the timer circuit 33 provided in the fourth embodiment in the control unit 42 to the configuration of FIG. 4 of the third embodiment. The timer circuit 33 is provided between the AND circuit 16 and the shunt circuit 17.

次に、上記構成の作用について説明する。第３実施形態と同様に、制御回路９によるＭＯＳＦＥＴ２のラッチオフ後に、電圧検出回路２３が出力端子ＯＵＴの出力電圧Ｖｏｕｔが過電圧レベルを検出すると、ハイレベルの過渡変動信号Ｓｃを出力する。   Next, the operation of the above configuration will be described. As in the third embodiment, when the voltage detection circuit 23 detects an overvoltage level of the output voltage OUT after the latch-off of the MOSFET 2 by the control circuit 9, the transient fluctuation signal Sc of high level is output.

アンド回路１６は、ラッチオフ回路１１からハイレベルのラッチオフ信号Ｓｂが与えられた状態で電圧検出回路２３からハイレベルの過渡変動信号Ｓｃが与えられることで、ハイレベルのシャント信号Ｓｄを出力する。   The AND circuit 16 outputs a high level shunt signal Sd by receiving a high level transient fluctuation signal Sc from the voltage detection circuit 23 in a state where the high level latch off signal Sb is applied from the latch off circuit 11.

このとき、タイマ回路３３においては、シャント信号Ｓｄがタイマ３４およびアンド回路３５に入力される。この結果、タイマ回路３３は、アンド回路１６からシャント信号Ｓｄが入力された時点からタイマ時間が経過するまでの間ハイレベルの信号をシャント回路１７に与える。シャント回路１７は、タイマ時間が経過するまでＭＯＳＦＥＴがオン状態となって出力端子ＯＵＴの電圧上昇を抑制し、タイマ時間経過後は、ＭＯＳＦＥＴがオフ状態となる。
したがって、このような第５実施形態によっても、第４実施形態と同様の効果を得ることができる。 At this time, in the timer circuit 33, the shunt signal Sd is input to the timer 34 and the AND circuit 35. As a result, the timer circuit 33 provides the shunt circuit 17 with a high level signal during the period from the time when the shunt signal Sd is input from the AND circuit 16 until the timer time elapses. In the shunt circuit 17, the MOSFET is turned on until the timer time elapses to suppress the voltage increase of the output terminal OUT, and after the timer time elapses, the MOSFET is turned off.
Therefore, according to such a fifth embodiment, the same effect as that of the fourth embodiment can be obtained.

（第６実施形態）
図８は第実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、スイッチング電源装置５１は、制御部５２において、第１実施形態の構成に電圧検出回路５３を設けている。第１実施形態では、ラッチオフ後に負荷電流ＩＬの過渡変動が生じたときにシャント回路１７を動作させている。この実施形態では、出力端子ＯＵＴの電圧Ｖｏｕｔが正常レベルに戻った場合には、ラッチオフを解除することで再起動することができるようにしたものである。 Sixth Embodiment
FIG. 8 shows the embodiment, and parts different from the first embodiment will be described below. In this embodiment, the switching power supply device 51 includes the voltage detection circuit 53 in the configuration of the first embodiment in the control unit 52. In the first embodiment, the shunt circuit 17 is operated when a transient fluctuation of the load current IL occurs after latch-off. In this embodiment, when the voltage Vout at the output terminal OUT returns to the normal level, it is possible to restart by releasing the latch off.

電圧検出回路５３は、第２解除回路として機能するもので、コンパレータ５４、参照電圧Ｖｂを出力する参照電源５５およびアンド回路５６を備えている。コンパレータ５４は、非反転入力端子が出力端子ＯＵＴに接続され、反転入力端子が参照電源５５に接続されている。コンパレータ５４は出力端子ＯＵＴの電圧Ｖｏｕｔが参照電圧Ｖｂ以下になるとローレベルの検出信号Ｓｆを出力する。アンド回路５６は、アンド回路１６の出力端子およびコンパレータ５４の出力端子が接続され、シャント回路１７のＭＯＳＦＥＴのゲートに出力端子が接続される。   The voltage detection circuit 53 functions as a second cancellation circuit, and includes a comparator 54, a reference power supply 55 that outputs a reference voltage Vb, and an AND circuit 56. The non-inverting input terminal of the comparator 54 is connected to the output terminal OUT, and the inverting input terminal is connected to the reference power supply 55. The comparator 54 outputs a low level detection signal Sf when the voltage Vout at the output terminal OUT becomes lower than or equal to the reference voltage Vb. In the AND circuit 56, the output terminal of the AND circuit 16 and the output terminal of the comparator 54 are connected, and the output terminal is connected to the gate of the MOSFET of the shunt circuit 17.

次に、上記構成の作用について説明する。第１実施形態と同様に、制御回路９によりラッチオフ動作が行われ、ラッチオフ後に、出力端子ＯＵＴに接続される負荷が動作を停止して負荷電流ＩＬが所定以上低下すると、電流検出回路２３によりこれが検知されてハイレベルの過渡変動信号Ｓｃが出力される。前述同様に、アンド回路１６は、ラッチオフ回路１１からハイレベルのラッチオフ信号Ｓｂが与えられた状態で電圧検出回路２３からハイレベルの過渡変動信号Ｓｃが与えられることで、ハイレベルのシャント信号Ｓｄを出力する。   Next, the operation of the above configuration will be described. As in the first embodiment, the latch off operation is performed by the control circuit 9, and after the latch off, when the load connected to the output terminal OUT stops its operation and the load current IL decreases by a predetermined amount or more, the current detection circuit A high level transient fluctuation signal Sc is output upon detection. In the same manner as described above, the AND circuit 16 receives the high level transient fluctuation signal Sc from the voltage detection circuit 23 in the state where the high level latch off signal Sb is applied from the latch off circuit 11, thereby setting the high level shunt signal Sd. Output.

このとき、電圧検出回路５３においては、出力端子ＯＵＴの電圧Ｖｏｕｔが所定レベルにある場合には基準電圧Ｖｂよりも大きいことから、コンパレータ５４の出力はハイレベルとなっている。この結果、アンド回路５６はアンド回路１６からシャント信号Ｓｄが入力されると、シャント回路１７にハイレベルの信号を出力して出力端子ＯＵＴをグランドに短絡させる。   At this time, in the voltage detection circuit 53, when the voltage Vout at the output terminal OUT is at a predetermined level, it is larger than the reference voltage Vb, so the output of the comparator 54 is at the high level. As a result, when the shunt signal Sd is input from the AND circuit 16, the AND circuit 56 outputs a high level signal to the shunt circuit 17 to short the output terminal OUT to the ground.

これにより、出力端子ＯＵＴの電圧Ｖｏｕｔが上昇して過電圧になるのを抑制することができる。そして、電圧検出回路５３は、出力端子ＯＵＴの電圧Ｖｏｕｔが参照電圧Ｖｂ以下になると、コンパレータ５４からローレベルの検出信号Ｓｆが出力され、これによってシャント回路１７の動作を停止させるようになる。   Thereby, it can suppress that the voltage Vout of the output terminal OUT rises and becomes an overvoltage. Then, when the voltage Vout at the output terminal OUT becomes lower than the reference voltage Vb, the voltage detection circuit 53 outputs a low level detection signal Sf from the comparator 54, thereby stopping the operation of the shunt circuit 17.

このような第６実施形態によれば、電圧検出回路５３により、出力端子ＯＵＴの電圧が所定レベルＶｂまで下がるとシャント回路１７の動作を解除することができるので、制御回路９は、ラッチオフを解除することで再起動することができるようになる。   According to the sixth embodiment, since the voltage detection circuit 53 can release the operation of the shunt circuit 17 when the voltage at the output terminal OUT falls to the predetermined level Vb, the control circuit 9 releases the latch off. You will be able to restart by doing this.

（第７実施形態）
図９は第実施形態を示すもので、以下、第６実施形態と異なる部分について説明する。この実施形態では、この実施形態では、スイッチング電源装置６１は、制御部６２において、第５実施形態で設けた電圧検出回路５３の構成を第３実施形態の図４の構成に適用している。電圧検出回路５３は、アンド回路１６とシャント回路１７との間に設けられている。 Seventh Embodiment
FIG. 9 shows a sixth embodiment, and in the following, parts different from the sixth embodiment will be described. In this embodiment, in this embodiment, the switching power supply device 61 applies the configuration of the voltage detection circuit 53 provided in the fifth embodiment in the control unit 62 to the configuration of FIG. 4 of the third embodiment. The voltage detection circuit 53 is provided between the AND circuit 16 and the shunt circuit 17.

上記構成においても、制御回路９によりラッチオフ動作が行われ、ラッチオフ後に、電圧検出回路２３が出力端子ＯＵＴの出力電圧Ｖｏｕｔが過電圧レベルを検出すると、ハイレベルの過渡変動信号Ｓｃを出力する。アンド回路５６はアンド回路１６からシャント信号Ｓｄが入力されると、シャント回路１７にハイレベルの信号を出力して出力端子ＯＵＴをグランドに短絡させる。   Also in the above configuration, the control circuit 9 performs a latch off operation, and after the latch off, when the voltage detection circuit 23 detects the overvoltage level of the output voltage Vout of the output terminal OUT, it outputs a high level transient fluctuation signal Sc. When the shunt signal Sd is input from the AND circuit 16, the AND circuit 56 outputs a high level signal to the shunt circuit 17 to short the output terminal OUT to the ground.

これにより、出力端子ＯＵＴの電圧Ｖｏｕｔが上昇して過電圧になるのを抑制することができる。電圧検出回路５３は、出力端子ＯＵＴの電圧Ｖｏｕｔが参照電圧Ｖｂ以下になると、コンパレータ５４からローレベルの検出信号Ｓｆが出力され、これによってシャント回路１７の動作を停止させるようになる。
したがって、このような第７実施形態によっても、第６実施形態と同様の効果を得ることができる。 Thereby, it can suppress that the voltage Vout of the output terminal OUT rises and becomes an overvoltage. When the voltage Vout of the output terminal OUT becomes equal to or lower than the reference voltage Vb, the voltage detection circuit 53 outputs a low level detection signal Sf from the comparator 54, thereby stopping the operation of the shunt circuit 17.
Therefore, according to such a seventh embodiment, the same effect as that of the sixth embodiment can be obtained.

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。 (Other embodiments)
The present invention is not limited to the above-described embodiment, and can be applied to various embodiments without departing from the scope of the present invention. For example, the present invention can be modified or expanded as follows.

上述した各実施形態では、スイッチング素子とダイオードを組み合わせた非同期方式のスイッチング電源装置に適用した場合を示しているが、これに限らず同期方式のスイッチング電源装置にも適用することができる。例えば、図１の構成において、ダイオード６に代えてＭＯＳＦＥＴなどのスイッチング素子を用いた構成とし、制御回路により２つのＭＯＳＦＥＴを駆動制御する構成を採用することができる。   In each embodiment mentioned above, although a case where it applies to a switching power supply device of an asynchronous method which combined a switching element and a diode is shown, it is applicable not only to this but to a switching power supply device of a synchronous method. For example, in the configuration of FIG. 1, a switching element such as a MOSFET may be used instead of the diode 6, and a configuration in which two MOSFETs are driven and controlled by a control circuit may be employed.

スイッチング素子は、ＭＯＳＦＥＴ２以外に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）あるいはバイポーラトランジスタなどを用いることができる。
第４実施形態、第６実施形態の構成においても、第２実施形態の構成を適用することができる。 As the switching element, an IGBT (Insulated Gate Bipolar Transistor) or a bipolar transistor can be used other than the MOSFET 2.
The configuration of the second embodiment can also be applied to the configurations of the fourth and sixth embodiments.

シャント回路１７は、ＭＯＳＦＥＴをオンさせてシャントさせる構成に限らず、ＭＯＳＦＥＴをアナログ的に動作させることでグランド側に流す電流を制御することもできる。また、ＭＯＳＦＥＴ以外に、シャント抵抗とスイッチとを直列に接続した回路により構成することもできる。   The shunt circuit 17 is not limited to the configuration in which the MOSFET is turned on and shunted, and the current flowing to the ground side can also be controlled by operating the MOSFET in an analog manner. In addition to the MOSFET, the circuit can also be configured by a circuit in which a shunt resistor and a switch are connected in series.

第１解除回路は、タイマ回路３３以外に、ハイレベルの信号に切り替わるトリガ信号が入力すると一定時間だけハイレベルの信号を出力するワンショットトリガ回路などを設けることもできる。   In addition to the timer circuit 33, the first cancellation circuit may be provided with a one-shot trigger circuit or the like that outputs a high level signal for a certain period of time when a trigger signal that switches to a high level signal is input.