JPH0511751A - Musical sound synthesizer device - Google Patents

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明は、撥弦楽器等の音色を
形成する楽音合成装置に係り、弦のピッキング位置の違
いに応じて生じる音色の違いを実現する電子楽器に用い
て好適な楽音合成装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a musical tone synthesizing device for forming a tone color of a plucked string instrument, etc., and is suitable for an electronic musical instrument which realizes a tone color difference caused by a difference in picking position of strings. Regarding the device.

【０００２】[0002]

【従来の技術】従来より、自然楽器の発音メカニズムを
シミュレートすることにより、自然楽器の楽音を合成す
る装置が知られている。弦楽器音等の楽音合成装置とし
ては、弦の残響損失をシミュレートしたローパスフィル
タと、弦における振動の伝播遅延をシミュレートした遅
延回路とを閉ループ接続した構成のものが知られてい
る。このような構成において、閉ループ回路に例えばイ
ンパルス等の励起信号を導入すると、この励起信号が閉
ループ内を循環する。この場合、励起信号は、弦の振動
周期に等しい時間で閉ループ内を一巡するとともに、ロ
ーパスフィルタを通過する際に帯域が制限される。そし
て、この閉ループを循環する信号が弦楽器の楽音信号と
して取り出される。2. Description of the Related Art Conventionally, there is known a device for synthesizing a musical tone of a natural musical instrument by simulating a sounding mechanism of the natural musical instrument. 2. Description of the Related Art As a musical sound synthesizer for a stringed instrument sound or the like, there is known a structure in which a low-pass filter simulating reverberation loss of a string and a delay circuit simulating propagation delay of vibration in the string are connected in a closed loop. In such a configuration, when an excitation signal such as an impulse is introduced into the closed loop circuit, the excitation signal circulates in the closed loop. In this case, the excitation signal makes one round in the closed loop at a time equal to the vibration period of the string, and is band-limited when passing through the low-pass filter. Then, the signal circulating in the closed loop is taken out as a musical tone signal of the stringed instrument.

【０００３】このような楽音合成装置によれば、遅延回
路の遅延時間およびローパスフィルタの特性を調整する
ことにより、ギター等の撥弦楽器音など、自然の弦楽器
音にある程度近い楽音が合成できる。例えば、ギター等
の撥弦楽器による楽音合成について、図４を参照して説
明する。この図において、１は、閉ループ回路であり、
遅延回路２、加算器３、遅延回路４および加算器５から
構成されている。この閉ループ回路１は、ギターの弦
（１本）の振動をシミュレートするものである。According to such a musical tone synthesizer, by adjusting the delay time of the delay circuit and the characteristics of the low-pass filter, a musical tone close to a natural stringed instrument sound such as a plucked instrument sound of a guitar can be synthesized. For example, tone synthesis by a plucked string instrument such as a guitar will be described with reference to FIG. In this figure, 1 is a closed loop circuit,
It comprises a delay circuit 2, an adder 3, a delay circuit 4 and an adder 5. The closed loop circuit 1 simulates the vibration of one string of a guitar.

【０００４】ここで、上記各構成要素の詳細について、
図５に示すギターの励起振動のメカニズム に対応させ
て説明する。まず、図において、Ｓはギターの弦、ＰＰ
は撥弦位置を示す。また、上記弦Ｓは、その両端を固定
端Ｔ1およびＴ2によって固定されている。このようなギ
ターにおいて、弦が撥弦されると、撥弦によって生じた
振動波ＷaおよびＷbは、撥弦位置ＰＰから両端の固定端
Ｔ1およびＴ2へ伝播し、固定端Ｔ1およびＴ2において反
射して反対側の固定端へ伝播する。Here, the details of each of the above components will be described.
Description will be made in correspondence with the mechanism of excited vibration of the guitar shown in FIG. First, in the figure, S is a guitar string, PP
Indicates the plucked position. Further, the string S has its both ends fixed by fixed ends T1 and T2. In such a guitar, when a string is plucked, the vibration waves Wa and Wb generated by the pluck propagate from the plucked position PP to the fixed ends T1 and T2 at both ends and are reflected at the fixed ends T1 and T2. And propagate to the fixed end on the opposite side.

【０００５】そして、再び固定端Ｔ1およびＴ2に達した
振動波ＷaおよびＷbは、各々、該固定端において反射し
て反対側の固定端へ伝播する。このように、撥弦位置Ｐ
Ｐにおいて発生した振動波ＷaおよびＷbは、両固定端Ｔ
1およびＴ2間をその振動が減衰してなくなるまで往復す
る。実際の撥弦楽器においては、図示の弦部Ａと弦部Ｂ
の長さの比は、演奏に応じて異なり、この結果、各々の
場合によって発音される音色等が異なる。これは、長さ
の比が異なるために、弦部Ａおよび弦部Ｂの遅延時間が
異なり、楽音の特徴が微妙に変化するわけである。The vibration waves Wa and Wb that have reached the fixed ends T1 and T2 again are reflected at the fixed ends and propagate to the opposite fixed ends. In this way, the plucking position P
Oscillation waves Wa and Wb generated at P are at both fixed ends T
Reciprocate between 1 and T2 until the vibration is attenuated and disappears. In an actual plucked string instrument, the illustrated string portion A and string portion B
The ratio of the lengths of the tones differs depending on the performance, and as a result, the timbre or the like produced in each case is different. This is because the delay ratios of the string portion A and the string portion B are different because the length ratios are different, and the characteristics of the musical sound are slightly changed.

【０００６】図４に示す閉ループ回路１では、このよう
な弦Ｓをシミュレートするために、遅延回路２および４
の各々に、図５に示す振動波Ｗaが固定端Ｔ1で反射され
て撥弦位置まで戻ってくる時間、および振動波Ｗbが固
定端Ｔ2で反射されて撥弦位置まで戻ってくる時間が遅
延時間として、演奏情報に応じて設定される。また、遅
延回路２および３に設定される遅延時間のトータルは、
弦Ｓ全体における遅延時間に等しくなるようにする。In the closed loop circuit 1 shown in FIG. 4, in order to simulate such a string S, delay circuits 2 and 4 are used.
5 is delayed by the time when the vibration wave Wa shown in FIG. 5 is reflected at the fixed end T1 and returns to the plucked position, and the time when the vibration wave Wb is reflected at the fixed end T2 and returned to the plucked position is delayed. The time is set according to the performance information. The total delay time set in the delay circuits 2 and 3 is
It should be equal to the delay time in the entire string S.

【０００７】このようにすることで、励起振動に対応す
る励起信号が閉ループ回路１を一巡する時間と、弦Ｓの
定在波の振動周期とが等しくなる。また、加算器３およ
び５には、閉ループ回路１を循環する励起信号に、弦Ｓ
を撥弦した際の撥弦力に相当する信号Ｘを加算する。ま
た、閉ループ回路１を伝播する励起信号は、弦Ｓの長さ
に対応した音高の楽音信号Ｙとして取り出され、所定の
回路で楽音として発音される。By doing so, the time during which the excitation signal corresponding to the excitation vibration makes one round in the closed loop circuit 1 becomes equal to the oscillation period of the standing wave of the string S. In addition, the adders 3 and 5 add the string S to the excitation signal circulating in the closed loop circuit 1.
The signal X corresponding to the plucking force when plucking is added. The excitation signal propagating through the closed loop circuit 1 is taken out as a musical tone signal Y having a pitch corresponding to the length of the string S, and is sounded as a musical tone by a predetermined circuit.

【０００８】また、このモデルでは、出力信号Ｙは、次
式によって表される。 Ｙ＝Ｂ（Ｙ・Ａ＋Ｘ）＋Ｘ ………………………………………………（１） ここで、Ａは遅延回路４の遅延量であり、Ｂは遅延回路
２の遅延量である。次に、（１）式を変形する。 Ｙ（１−Ａ・Ｂ）＝Ｘ（１＋Ｂ） ………………………………………（２） さらに、 Ｙ／Ｘ＝（１＋Ｂ）／（１−Ａ・Ｂ） ……………………………（３） のように変形すると、モデルの伝達関数が求まる。Further, in this model, the output signal Y is expressed by the following equation. Y = B (Y · A + X) + X ………………………………………… (1) where A is the delay amount of the delay circuit 4 and B is the delay amount of the delay circuit 2. The amount of delay. Next, the equation (1) is modified. Y (1-AB) = X (1 + B) …………………………………… (2) Furthermore, Y / X = (1 + B) / (1-AB) …… ……………………… By transforming as in (3), the transfer function of the model can be obtained.

【０００９】[0009]

【発明が解決しようとする課題】ところで、上述した従
来の楽音合成装置では、撥弦位置ＰＰの違いをシミュレ
ートするために、図４に示す遅延回路２および４の遅延
時間（ディレイ長）の割り振りを上記撥弦位置ＰＰに応
じて変えていた。しかしながら、このうような遅延時間
の割り振りは、弦Ｓ全体の遅延時間をも加味して行なわ
なければならず、遅延時間を求めるための演算が複雑に
なるため、両者の算出に高速な演算装置が必要となり、
コストアップにつながるという問題を生じる。By the way, in the above-mentioned conventional tone synthesizer, in order to simulate the difference in the plucking position PP, the delay time (delay length) of the delay circuits 2 and 4 shown in FIG. The allocation was changed according to the plucked position PP. However, such a delay time allocation must be performed in consideration of the delay time of the entire string S, and the calculation for obtaining the delay time becomes complicated. Is required,
There is a problem that it leads to cost increase.

【００１０】この発明は上述した事情に鑑みてなされた
もので、弦全体の遅延時間と、撥弦位置をシミュレート
するための遅延時間とを分離可能とし、コストアップす
ることなく撥弦位置の違いによる音色の変化をシミュレ
ートできる楽音合成装置を提供することを目的としてい
る。The present invention has been made in view of the above-mentioned circumstances. The delay time of the entire string and the delay time for simulating the plucking position can be separated, and the plucking position can be determined without increasing the cost. It is an object of the present invention to provide a musical tone synthesizer capable of simulating a change in tone color due to a difference.

【００１１】[0011]

【課題を解決するための手段】上述した問題点を解決す
るために、請求項１記載の発明では、遅延素子をループ
状に接続してなり、該ループを信号が一巡するのに要す
る遅延時間を、発生する楽音の音高に応じて定める遅延
フィードバック手段と、前記遅延フィードバック手段を
巡回させるための該励起信号を前記遅延フィードバック
手段へ供給する励起手段と、前記遅延フィードバック手
段と前記励起手段との間に介挿され、該励起手段から直
接供給される励起信号とは別途に、該励起信号を遅延さ
せた後に、前記遅延フィードバック手段へ供給する遅延
手段とを具備したことを特徴とする。In order to solve the above-mentioned problems, in the invention according to claim 1, delay elements are connected in a loop shape, and a delay time required for a signal to make one round in the loop is delayed. A delay feedback means that is determined according to the pitch of the generated musical sound, an excitation means that supplies the excitation signal for circulating the delay feedback means to the delay feedback means, the delay feedback means and the excitation means. And a delay means for delaying the excitation signal and supplying the delayed feedback means to the delay feedback means separately from the excitation signal directly inserted from the excitation means.

【００１２】請求項２記載の発明では、請求項１記載の
楽音合成装置において、前記遅延手段は、各々、異なる
遅延量を有する直列接続された複数の遅延素子からな
り、各遅延素子の出力端からそれぞれ励起信号を取り出
して前記遅延フィードバック手段へ供給することを特徴
とする。According to a second aspect of the present invention, in the tone synthesizer according to the first aspect, the delay means comprises a plurality of delay elements connected in series each having a different delay amount, and the output terminals of the respective delay elements. It is characterized in that the excitation signals are respectively taken out from and are supplied to the delayed feedback means.

【００１３】請求項３記載の発明では、請求項１記載の
楽音合成装置において、前記遅延手段は、各々、等しい
か、あるいは異なる遅延量を有する並列接続された複数
の遅延素子からなり、各遅延素子の出力端からそれぞれ
励起信号を取り出して前記遅延フィードバック手段へ供
給することを特徴とする。According to a third aspect of the present invention, in the musical tone synthesizing apparatus according to the first aspect, the delay means comprises a plurality of delay elements connected in parallel each having an equal or different delay amount, and each delay The pumping signal is taken out from each of the output terminals of the device and supplied to the delayed feedback means.

【００１４】[0014]

【作用】発音体に与える励起振動に相当する励起信号が
励起手段によって演算される。また、上記励起信号は、
撥弦位置を設定するための遅延手段によって所定の時間
だけ遅延させられる。そして、上記励起手段が出力した
励起信号と、上記遅延手段によって遅延させられた励起
信号とは、遅延フィードバック手段に供給される。両励
起信号は、遅延フィードバック手段において合成される
とともに、該遅延フィードバック手段内の弦全体の遅延
時間をシミュレートする遅延素子によって遅延される。
そして、該遅延フィードバック手段を巡回する信号が楽
音信号として取り出される。The excitation signal corresponding to the excitation vibration given to the sounding body is calculated by the excitation means. Further, the excitation signal is
The delay means for setting the plucking position is delayed for a predetermined time. Then, the excitation signal output by the excitation means and the excitation signal delayed by the delay means are supplied to the delay feedback means. Both excitation signals are combined in the delayed feedback means and delayed by a delay element simulating the delay time of the entire string in the delayed feedback means.
Then, the signal circulating through the delay feedback means is taken out as a musical tone signal.

【００１５】[0015]

【実施例】次に図面を参照してこの発明の実施例につい
て説明する。図１はこの発明の概念を示すモデルのブロ
ック図である。この図において、駆動信号Ｘは、遅延回
路１０および１１に供給される。遅延回路１０および１
１には、各々、別個の遅延時間が設定されるようになっ
ている。これら遅延回路１０および１１の出力信号は、
加算器１２へ供給される。この加算器１２には、上記出
力信号に加えてループ回路１４を構成する遅延回路１３
が出力する信号も供給されており、これらを加算して遅
延回路１３へ供給する。すなわち、加算器１２および遅
延回路１３によってループ回路１４を構成している。ま
た、この実施例では、ループ回路１４を巡回する信号は
加算器１２の出力端から楽音信号Ｙとして取り出され
る。Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a block diagram of a model showing the concept of the present invention. In this figure, the drive signal X is supplied to the delay circuits 10 and 11. Delay circuits 10 and 1
The delay times are set to 1, respectively. The output signals of these delay circuits 10 and 11 are
It is supplied to the adder 12. The adder 12 includes a delay circuit 13 that forms a loop circuit 14 in addition to the output signal.
Is also supplied, and these signals are added and supplied to the delay circuit 13. That is, the adder 12 and the delay circuit 13 form a loop circuit 14. Further, in this embodiment, the signal circulating in the loop circuit 14 is taken out from the output terminal of the adder 12 as the tone signal Y.

【００１６】上述したモデルの伝達関数は、 Ｙ／Ｘ＝（ｂ＋ｃ）／（１−ａ） ……………………（４） となる。ここで、ａは遅延回路１０の遅延量であり、ｂ
は遅延回路１１の遅延量である。また、ｃは遅延回路１
３の遅延量である。次に、上記各遅延量を、ａ＝Ａ・
Ｂ，ｂ＝ｋ・Ｂ，ｃ＝ｋ（ｋは定数）と置き換えると、
上記（４）式は、次にようになる。The transfer function of the above model is Y / X = (b + c) / (1-a) .................... (4) Here, a is the delay amount of the delay circuit 10, and b
Is the delay amount of the delay circuit 11. Further, c is the delay circuit 1
The delay amount is 3. Next, the respective delay amounts are a = A ·
Substituting B, b = k · B, c = k (k is a constant),
The above equation (4) is as follows.

【００１７】 Ｙ／Ｘ＝ｋ（（１＋Ｂ）／（１−Ａ・Ｂ）） ……………………（５） となる。従って、図１に示すモデルの伝達関数は、従来
の伝達関数をｋ倍することによって同等のものとなるこ
とがわかる。上述したモデリングによって、この発明の
実施例では、ループ回路内には１つだけの遅延回路１３
を有するようになる。ループ回路は、前述したように、
弦Ｓをシミュレートする手段であるので、弦Ｓの遅延時
間は、図示の遅延回路１３の遅延時間を一義的に設定す
ればよい。すなわち、撥弦位置の違いは、ループ回路外
に設けられた遅延回路１０および１１の遅延時間を変更
することによって等価的に実現でき、遅延回路１３の遅
延時間は、撥弦位置には影響しない。Y / X = k ((1 + B) / (1-AB)) (5) Therefore, it can be seen that the transfer function of the model shown in FIG. 1 becomes equivalent by multiplying the conventional transfer function by k. According to the above-described modeling, in the embodiment of the present invention, only one delay circuit 13 is included in the loop circuit.
To have. The loop circuit, as mentioned above,
Since it is a means for simulating the string S, the delay time of the string S may be uniquely set by the delay time of the delay circuit 13 shown in the figure. That is, the difference in the plucked position can be equivalently realized by changing the delay times of the delay circuits 10 and 11 provided outside the loop circuit, and the delay time of the delay circuit 13 does not affect the plucked position. .

【００１８】次に、上述したモデルを電子回路によって
実現した楽音合成装置について、図２を参照して説明す
る。図２はこの発明の一実施例の構成を示すブロック図
である。この図において、操作子１５は、白鍵および黒
鍵からなる鍵盤であり、演奏に応じた演奏情報（イニシ
ャルタッチＩＴＣ、音高ＴＰ）をインターフェイス１７
へ出力する。また、フットコントローラ１６は、この実
施例において、図５に示す弦Ｓの撥弦位置ＰＰを指示す
るための操作子であり、該撥弦位置ＰＰをフットペダル
の踏込み程度に応じたフットデータＦＣとしてインター
フェイス１７へ出力する。Next, a musical tone synthesizer which realizes the above model by an electronic circuit will be described with reference to FIG. FIG. 2 is a block diagram showing the configuration of an embodiment of the present invention. In this figure, an operator 15 is a keyboard consisting of white keys and black keys, and an interface 17 for playing performance information (initial touch ITC, pitch TP) according to a performance.
Output to. In this embodiment, the foot controller 16 is an operator for instructing the plucking position PP of the string S shown in FIG. 5, and foot data FC corresponding to the degree of depression of the foot pedal is set to the plucking position PP. Is output to the interface 17.

【００１９】インターフェイス１７は、上記イニシャル
タッチＩＴＣ、音高ＴＰおよびフットデータＦＣのデー
タ形式を整形後、データバスを介してＣＰＵ（中央処理
装置）１８へ供給する。ＣＰＵ１８は、ＲＯＭ（Read O
nly Memory）１９に記憶された所定のプログラムに従っ
て、各種係数等を演算するとともに、楽音合成装置全体
を制御する。また、ＲＡＭ（RandamAccess Memory）２
０は、上記演算結果等を記憶するためのレジスタ等に用
いられる。The interface 17 shapes the data formats of the initial touch ITC, the pitch TP and the foot data FC, and then supplies them to a CPU (central processing unit) 18 via a data bus. The CPU 18 is a ROM (Read O
According to a predetermined program stored in the nly memory) 19, various coefficients and the like are calculated and the entire musical tone synthesizer is controlled. In addition, RAM (RandamAccess Memory) 2
0 is used for a register or the like for storing the above calculation result and the like.

【００２０】ＣＰＵ１８は、演算処理として、例えば、
閉ループ回路へ供給する駆動波形の読み出しスタートア
ドレスＳＤを求め、これをアドレスカウンタ２１へ供給
する。アドレスカウンタ２１は、読み出しスタートアド
レスＳＤに従って駆動波形メモリ２２を順次アクセスす
る。駆動波形メモリ２２には、後述する遅延ループに供
給される駆動波形が複数記憶されており、上記アクセス
に応じて駆動波形データＷＤを出力する。該駆動波形デ
ータＷＤは、撥弦位置および撥弦力をシミュレートする
ための櫛形フィルタ２３へ供給される。該櫛形フィルタ
２３は、シフトレジスタ２３ａ、係数レジスタ２３ｂ、
２３ｃ、乗算器２３ｄ、２３ｅおよび加算器２３ｆから
構成されている。The CPU 18 performs, for example, the arithmetic processing as follows.
The read start address SD of the drive waveform to be supplied to the closed loop circuit is obtained and supplied to the address counter 21. The address counter 21 sequentially accesses the drive waveform memory 22 according to the read start address SD. The drive waveform memory 22 stores a plurality of drive waveforms supplied to a delay loop described later, and outputs drive waveform data WD in response to the access. The drive waveform data WD is supplied to the comb filter 23 for simulating the plucking position and the plucking force. The comb filter 23 includes a shift register 23a, a coefficient register 23b,
23c, multipliers 23d and 23e, and an adder 23f.

【００２１】上記駆動波形データＷＤは、シフトレジス
タ２３ａおよび乗算器２３ｅの一方の入力端へ供給され
る。シフトレジスタ２３ａは、ＣＰＵ１８によってレジ
スタを構成する段数Ｎ_Aが設定される遅延回路として用
いられ、駆動波形データＷＤを所定のクロックに従って
順次シフトする。シフトレジスタ２３ａから出力された
駆動波形データＷＤは、乗算器２３ｄの一方の入力端へ
供給される。該乗算器２３ｄの他方の入力端には、係数
レジスタ２３ｂに一時保持された係数Ｃ_Aが供給されて
おり、該係数Ｃ_Aを駆動波形データＷＤに乗算した後、
駆動波形データＷＤ₁として加算器２３ｆの一方の入力
端へ供給される。The drive waveform data WD is supplied to one input terminal of the shift register 23a and the multiplier 23e. The shift register 23a is used as a delay circuit in which the number of stages N _A forming the register is set by the CPU 18, and sequentially shifts the drive waveform data WD according to a predetermined clock. The drive waveform data WD output from the shift register 23a is supplied to one input end of the multiplier 23d. The other input terminal of the multiplier 23d, temporarily stored coefficients C _A are supplied to the coefficient register 23b, after it has been multiplied by the coefficient C _A to the drive waveform data WD,
The drive waveform data WD ₁ is supplied to one input terminal of the adder 23f.

【００２２】また、乗算器２３ｅの他方の入力端には、
乗算器２３ｄと同様に、係数レジスタ２３ｃに一時保持
された係数Ｃ_Bが供給されており、該係数Ｃ_Bを駆動波形
データＷＤに乗算した後、駆動波形データＷＤ₂として
上記加算器２３ｆの他方の入力端へ供給される。加算器
２３ｆは、（係数Ｃ_Aが乗算された）駆動波形データＷ
Ｄ₁と（係数Ｃ_Bが乗算された）駆動波形データＷＤ₂と
を加算した後、駆動波形データＷＤ₃としてループ回路
を構成する加算器２４の一方の入力端へ供給する。ルー
プ回路は、弦Ｓをシミュレートする回路であり、上記加
算器２４、シフトレジスタ２５、乗算器２６、ローパス
フィルタ２７およびフィルタ２８と、これらに付随する
係数レジスタ２６ａ、２７ａおよび２８ａとから構成さ
れている。Further, at the other input terminal of the multiplier 23e,
Similar to the multiplier 23d, the coefficient C _B temporarily stored in the coefficient register 23c is supplied, and after the driving waveform data WD is multiplied by the coefficient C _B , the other of the adder 23f is used as the driving waveform data WD _2. Is supplied to the input end of. The adder 23f outputs the drive waveform data W (multiplied by the coefficient C _A ).
After D ₁ and the driving waveform data WD ₂ (multiplied by the coefficient C _B ) are added, the driving waveform data WD ₃ is supplied to one input terminal of an adder 24 that constitutes a loop circuit. The loop circuit is a circuit for simulating the string S, and is composed of the adder 24, the shift register 25, the multiplier 26, the low-pass filter 27 and the filter 28, and the coefficient registers 26a, 27a and 28a associated therewith. ing.

【００２３】加算器２４の他方の入力端には、ループ回
路を構成する上記各手段を通ってきた波形データＷ
Ｄ₄、すなわちフィルタ２８の出力データが供給されて
おり、上述した一方の入力端に供給された駆動波形デー
タＷＤ₃と上記波形データＷＤ₄とを加算し、シフトレジ
スタ２５へ供給する。シフトレジスタ２５は、上述した
シフトレジスタ２３ａと同様に、ＣＰＵ１８によってレ
ジスタを構成する段数が設定される遅延回路として用い
られ、波形データＷＤ₄を所定のクロックに従って順次
シフトする。At the other input terminal of the adder 24, the waveform data W that has passed through the above-mentioned means forming the loop circuit is provided.
D _4, i.e. is supplied with the output data of the filter 28 adds the driving waveform data WD ₃ and the waveform data WD ₄ which is supplied to one input terminal described above, is supplied to the shift register 25. Like the shift register 23a described above, the shift register 25 is used as a delay circuit in which the number of stages configuring the register is set by the CPU 18, and sequentially shifts the waveform data WD ₄ according to a predetermined clock.

【００２４】シフトレジスタ２５から出力された波形デ
ータＷＤ₄は、乗算器２６の一方の入力端へ供給され
る。該乗算器２６の他方の入力端には、係数レジスタ２
６ａに一時保持された係数Ｃ_Cが供給されており、該係
数Ｃ_Cを波形データＷＤ₄に乗算した後、ローパスフィル
タ２７へ供給する。The waveform data WD ₄ output from the shift register 25 is supplied to one input terminal of the multiplier 26. The coefficient register 2 is connected to the other input terminal of the multiplier 26.
Temporarily stored coefficients C _C are supplied to 6a, after it has been multiplied by the coefficient C _C to the waveform data WD _4, supplied to the low pass filter 27.

【００２５】ローパスフィルタ２７は、弦の残響損失を
シミュレートする回路であり、通過する際に波形データ
ＷＤ₄の帯域を制限する。また、このローパスフィルタ
２７には、フィルタ特性を変更可能にするために、係数
レジスタ２７ａから係数Ｃ_Dが供給されている。ローパ
スフィルタ２７によって帯域制限された波形データＷＤ
₄はフィルタ２８に供給される。フィルタ２８には、ロ
ーパスフィルタ２７と同様に、係数レジスタ２８ａから
係数Ｃ_Eが供給されており、この係数Ｃ_Eに応じてフィル
タ特性が設定される。フィルタ２８によって処理された
波形データＷＤ4は前述した加算器２４の他方の入力端
に供給される。The low-pass filter 27 is a circuit that simulates the reverberation loss of the strings, and limits the band of the waveform data WD ₄ when passing through. The coefficient C _D is supplied from the coefficient register 27a to the low-pass filter 27 in order to change the filter characteristic. Waveform data WD band-limited by the low-pass filter 27
₄ is supplied to the filter 28. Like the low pass filter 27, the filter 28 is supplied with the coefficient C _E from the coefficient register 28 a, and the filter characteristic is set according to the coefficient C _E. The waveform data WD4 processed by the filter 28 is supplied to the other input terminal of the adder 24 described above.

【００２６】波形データＷＤ₄は、この実施例では、加
算器２４の出力端から取り出されており、図示しないサ
ウンド・システムによって楽音信号に変換されて発音さ
れる。 また、上述した各係数レジスタ２３ａ、２３
ｂ、２３ｃ、２３ｄ、２３ｅ、２３ｆ、２６ａ、２７ａ
および２８ａに一時保持される係数は、ＣＰＵ１８によ
ってデータバスを介して供給される。In this embodiment, the waveform data WD ₄ is taken out from the output end of the adder 24, and is converted into a tone signal by a sound system (not shown) to be sounded. In addition, the coefficient registers 23a and 23 described above
b, 23c, 23d, 23e, 23f, 26a, 27a
And the coefficients temporarily stored in 28a are supplied by the CPU 18 via the data bus.

【００２７】次に、上述した構成による動作について、
図３に示すフローチャートを参照して説明する。まず、
操作子１５（鍵盤）およびフットコントローラ１６は、
演奏に応じ、各々、押鍵情報（イニシャルタッチＩＴ
Ｃ、音高ＴＰ）およびフット情報（フットデータＦＣ）
をインターフェイス１７を介して送出する（ステップＳ
Ａ１）。これらイニシャルタッチＩＴ、音高およびフッ
トデータＦＤはＣＰＵ１８へ供給される。次に、ＣＰＵ
４は、イニシャルタッチの値（ＩＴＣ；０≦ＩＴＣ≦
１）に基づいて駆動波形データの入力係数ＩＮＰＧＡＩ
Ｎを次式から求める（ステップＳＡ２）。Next, regarding the operation of the above-mentioned configuration,
This will be described with reference to the flowchart shown in FIG. First,
The operator 15 (keyboard) and the foot controller 16 are
Depending on the performance, key press information (initial touch IT
C, pitch TP) and foot information (foot data FC)
Is transmitted via the interface 17 (step S
A1). The initial touch IT, pitch and foot data FD are supplied to the CPU 18. Next, CPU
4 is a value of initial touch (ITC; 0 ≦ ITC ≦
Input coefficient INPGAI of drive waveform data based on 1)
N is calculated from the following equation (step SA2).

【００２８】 ＩＮＰＵＧＡＩＮ＝ＤＥＦＩＮ×ＫＳＣ×ＩＴＣ ……………………（６） なお、符号ＤＥＦＩＮは、予め音色に応じて設定される
規定入力係数であり、０≦ＤＥＦＩＮ≦１の値をとる。
また、ＫＳＣは、キースケール係数であり、０≦ＫＳＣ
≦１の値をとる。INPUGAIN = DEFIN × KSC × ITC (6) Note that the symbol DEFIN is a prescribed input coefficient preset according to the tone color, and takes a value of 0 ≦ DEFIN ≦ 1. .
KSC is a key scale coefficient, and 0 ≦ KSC
It takes a value of ≦ 1.

【００２９】次に、ＣＰＵ１８は、フットコントローラ
１６の値、すなわちフットデータＦＣに基づいて係数レ
ジスタ２３ｂの係数Ａおよび係数レジスタ２３ｃの係数
Ｂの比率ＩＮＰＲＡＴＩＯを次式から求める（ステップ
ＳＡ３）。 ＩＮＰＲＡＴＩＯ＝ＤＥＦＲＡＴＩＯ×ＫＳＣ×ＦＣ ………………（７） なお、フットデータＦＣは、０≦ＦＣ≦１の値をとり、
符号ＤＥＦＲＡＴＩＯは、予め音色に応じて設定される
規定比率であり、０≦ＤＥＦＲＡＴＩＯ≦１の値をと
る。Next, the CPU 18 obtains the ratio INPRATIO of the coefficient A of the coefficient register 23b and the coefficient B of the coefficient register 23c based on the value of the foot controller 16, that is, the foot data FC from the following equation (step SA3). INPRATIO = DEFRATIO × KSC × FC (7) Note that the foot data FC has a value of 0 ≦ FC ≦ 1
Reference numeral DEFRATIO is a prescribed ratio that is preset according to the timbre, and has a value of 0 ≦ DEFRATIO ≦ 1.

【００３０】さらに、ＣＰＵ１８は、フットデータＦＣ
に基づいてシフトレジスタ２３ａの段数Ｎ_Aを次の式か
ら求める（ステップＳＡ４）。 段数Ｎ_A＝楽音の周期に対応するシフトレジスタの段数×ＫＳＣ×ＦＣ ………………………（８） 次に、係数レジスタ２３ｂおよび２３ｃの係数Ｃ_A、Ｃ_B
を次式から求める（ステップＳＡ５）。Further, the CPU 18 controls the foot data FC
The number of stages N _A of the shift register 23a is calculated based on the following equation (step SA4). Number N _A = number × KSC × shift register corresponding to the period of the tone FC ........................... (8) Next, the coefficient of the coefficient register 23b and 23c C _A, C _B
Is calculated from the following equation (step SA5).

【００３１】 Ｃ_A＝ＩＮＰＧＡＩＮ×ＩＮＰＲＡＴＩＯ ………………………………（９） Ｃ_B＝−（ＩＮＰＧＡＩＮ×（１−ＩＮＰＲＡＴＩＯ）） …………（１０） そして、イニシャルタッチＩＴＣに基づいて係数レジス
タ２６ａおよび２７ａの係数Ｃ_C、Ｃ_Dを次式から求める
（ステップＳＡ６）。C _A = INPGAIN × INPRATIO ………………………… (9) C _B = − (INPGAIN × (1-INPRATEIO)) ………… (10) Then, in the initial touch ITC Based on this, the coefficients C _C and C _D of the coefficient registers 26a and 27a are obtained from the following equation (step SA6).

【００３２】 Ｃ_C＝ＤＥＦＣＯＥＦＣ×ＫＳＣ×ＩＴＣ …………………………（１１） Ｃ_D＝ＤＥＦＣＯＥＦＤ×ＫＳＣ×ＩＴＣ …………………………（１２） なお、上記ＤＥＦＣＯＥＦＣおよびＤＥＦＣＯＥＦＤ
は、予め音色に応じて設定された規定係数であり、０≦
ＤＥＦＣＯＥＦＣ（ＤＥＦＣＯＥＦＤ）≦１の値をと
る。C _C = DEFCOEFC × KSC × ITC …………………… (11) C _D = DEFCOEFD × KSC × ITC …………………… (12) The above DEFCOEFC and DEFCOEFD
Is a prescribed coefficient preset according to the tone color, and 0 ≦
It takes a value of DEFCOEFC (DEFCOEFD) ≦ 1.

【００３３】次に、音高から得られるシフトレジスタ２
５の段数および係数レジスタ２８ａの係数Ｃ_Eを求めて
設定する（ステップＳＡ７）。そして、ＣＰＵ１８は、
アドレスカウンタ２１にスタートアドレスＳＤを設定
し、該アドレスカウンタ２１を起動する（ステップＳＡ
８）。Next, the shift register 2 obtained from the pitch
The number of stages of 5 and the coefficient C _E of the coefficient register 28a are obtained and set (step SA7). Then, the CPU 18
The start address SD is set in the address counter 21 and the address counter 21 is activated (step SA
8).

【００３４】以下、櫛形フィルタ２３およびループ回路
は、所定のクロックに従って動作する。まず、アドレス
カウンタ２１のカウンタ出力に応じて駆動波形メモリ２
２から所定の駆動波形データＷＤが順次読み出される。
この駆動波形データＷＤは、乗算器２３ｄにおいて、前
述したステップＳＡ５で求められた係数Ｃ_Aが乗算され
た後、加算器２３ｆの一方の入力端に供給される。ま
た、該駆動波形データＷＤは、乗算器２３ｅにおいて、
ステップＳＡ５で求められた係数Ｃ_Bが乗算された後、
上記加算器２３ｆの他方の入力端に供給される。Hereinafter, the comb filter 23 and the loop circuit operate according to a predetermined clock. First, according to the counter output of the address counter 21, the drive waveform memory 2
The predetermined drive waveform data WD is sequentially read from 2.
This drive waveform data WD is supplied to one input end of the adder 23f after being multiplied by the coefficient C _A obtained in step SA5 in the multiplier 23d. Further, the drive waveform data WD is
After being multiplied by the coefficient C _B obtained in step SA5,
It is supplied to the other input terminal of the adder 23f.

【００３５】加算器２３ｆでは、上記演算された駆動波
形データＷＤ₁およびＷＤ₂が加算され、駆動波形データ
ＷＤ₃として加算器２４の一方の入力端に供給される。
初期状態においては、ループ回路内には、何ら信号が巡
回していないため、駆動波形データＷＤ₃はそのままシ
フトレジスタ２５へ供給される。該シフトレジスタ２５
には、前述したステップＳＡ７において、ＣＰＵ１８に
よって求められた段数Ｎ_Bが設定されており、上記駆動
波形データＷＤ₃は、上記段数に従って遅延された後、
乗算器２６に供給される。[0035] In the adder 23f, the computed drive waveform data WD ₁ and WD ₂ are added is supplied to one input terminal of the adder 24 as the drive waveform data WD _3.
In the initial state, since no signal circulates in the loop circuit, the drive waveform data WD ₃ is supplied to the shift register 25 as it is. The shift register 25
Is set to the step number N _B obtained by the CPU 18 in step SA7 described above, and the drive waveform data WD ₃ is delayed according to the step number,
It is supplied to the multiplier 26.

【００３６】該乗算器２６には、前述したステップＳＡ
６において求めた係数Ｃ_Cが設定されており、上記駆動
波形データＷＤ₃に乗算される。該駆動波形データＷＤ₃
は、それぞれ所定の係数Ｃ_DおよびＣ_Eが設定されたロー
パスフィルタ２７、フィルタ２８によって整形された
後、加算器２４に供給される。以後、駆動波形データＷ
Ｄ₄は、加算器２４、シフトレジスタ２５、乗算器２
６、ローパスフィルタ２７およびフィルタ２８からなる
ループ回路を巡回し、該巡回の度に上記加算器２４にお
いて駆動波形データＷＤ₃が加算され、所定の波形デー
タを形成する。In the multiplier 26, the above-mentioned step SA
The coefficient C _C obtained in 6 is set, and is multiplied by the drive waveform data WD ₃ . The drive waveform data WD ₃
Is shaped by a low-pass filter 27 and a filter 28 in which predetermined coefficients C _D and C _E are set, respectively, and then supplied to the adder 24. After that, drive waveform data W
D ₄ is an adder 24, a shift register 25, a multiplier 2
6, a loop circuit composed of a low-pass filter 27 and a filter 28 is circulated, and the drive waveform data WD ₃ is added in the adder 24 each time the circuit is circulated to form predetermined waveform data.

【００３７】そして、撥弦位置を変えるべく、フットコ
ントローラ１６の踏込み程度を変化させると、前述した
ステップＳＡ４におけるシフトレジスタ２３ａの段数Ｎ
_Aが変化するとともに、ステップＳＡ５における係数Ｃ_A
およびＣ_Bが変化するため、前述したように、上記撥弦
位置に応じた楽音が形成される。When the stepping degree of the foot controller 16 is changed to change the plucking position, the number N of stages of the shift register 23a in step SA4 described above is changed.
_{As A} changes, the coefficient C _A in step SA5
And C _B change, a musical tone corresponding to the plucked position is formed as described above.

【００３８】なお、上述した実施例において、遅延量の
異なる励起信号は２系統に限らず、さらに多くの異なる
遅延時間の遅延が施された励起信号を閉ループ回路に入
力するようにしてもよい。また、励起信号の遅延のさせ
方は、上記実施例に限らず直列接続された複数の遅延素
子の各出力を利用するようにしてもよい。また、本発明
の楽音合成装置は、ハード処理、ソフト処理を問わず、
実現可能である。以上、撥弦楽器の音色を形成するもの
として説明したが、各種パラメータの設定の仕方次第
で、さまざまな音色が形成できる。In the above-described embodiment, the excitation signals having different delay amounts are not limited to two systems, and more excitation signals delayed by different delay times may be input to the closed loop circuit. Further, the method of delaying the excitation signal is not limited to the above embodiment, and each output of a plurality of delay elements connected in series may be used. In addition, the musical tone synthesizer of the present invention, regardless of hardware processing or software processing,
It is feasible. Although the tone color of the plucked string instrument has been described above, various tone colors can be formed depending on how various parameters are set.

【００３９】[0039]

【発明の効果】以上、説明したように、この発明によれ
ば、励起信号を演算するための励起手段と弦をシミュレ
ートするための遅延フィードバック手段との間に遅延素
子を設けるようにしたため、弦全体の遅延時間と、撥弦
位置をシミュレートするための遅延時間とを分離可能と
し、コストアップすることなく撥弦位置の違いによる音
色の変化をシミュレートできるという利点が得られる。As described above, according to the present invention, the delay element is provided between the excitation means for calculating the excitation signal and the delay feedback means for simulating the string. The delay time of the entire string and the delay time for simulating the plucking position can be separated, and the advantage that the change in the tone color due to the difference in the plucking position can be simulated without increasing the cost is obtained.

【図面の簡単な説明】[Brief description of drawings]

【図１】 本発明の楽音合成装置の概念図である。FIG. 1 is a conceptual diagram of a musical sound synthesizer of the present invention.

【図２】 本発明の一実施例の構成を示すブロック図で
ある。FIG. 2 is a block diagram showing a configuration of an exemplary embodiment of the present invention.

【図３】 本発明の動作を説明するためのフローチャー
トである。FIG. 3 is a flow chart for explaining the operation of the present invention.

【図４】 従来の閉ループ回路からなる楽音合成装置を
示すブロック図である。FIG. 4 is a block diagram showing a musical tone synthesizer including a conventional closed loop circuit.

【図５】 実際の弦楽器における発音メカニズムを説明
するための概念図である。FIG. 5 is a conceptual diagram for explaining a sounding mechanism in an actual stringed instrument.

【符号の説明】[Explanation of symbols]

１０，１１……遅延回路（遅延手段）、１２……加算
器、１３……遅延回路（遅延素子）、１４……ループ回
路（遅延フィードバック手段）10, 11 ... Delay circuit (delay means), 12 ... Adder, 13 ... Delay circuit (delay element), 14 ... Loop circuit (delay feedback means)