JPH05259760A - Input signal latch circuit - Google Patents
- ️Fri Oct 08 1993
【０００１】[0001]
【産業上の利用分野】本発明は、入力信号保持回路に係
り、特にディジタル光通信装置等において、アナログ信
号をディジタル信号に変換する識別再生回路中に用いら
れる入力信号保持回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input signal holding circuit, and more particularly to an input signal holding circuit used in a discriminating and reproducing circuit for converting an analog signal into a digital signal in a digital optical communication device or the like.
【０００２】[0002]
【従来の技術】従来、入力信号保持回路は、米国半導体
電子工学教育委員会編、秋山稔訳、”トランジスタ論理
回路”（Ｐ１５９、Ｓ４３、産業図書出版）に記載のご
とく一定電流をひとつのトランジスタから他へと切替て
行う電流切替型論理を使用していた。2. Description of the Related Art Conventionally, an input signal holding circuit has a constant current as one transistor as described in "Transistor Logic Circuit" (P159, S43, published by Sangyo Tosho Publishing), edited by Minoru Akiyama, edited by the Board of Education for Semiconductor Electronics, USA. It used a current switching type logic that switches from one to the other.
【０００３】[0003]
【発明が解決しようとする課題】一般に、ディジタル光
通信装置の受信回路には、微小アナログ信号を増幅する
増幅回路、アナログ信号をディジタル信号に変換する識
別再生回路等から構成される。通信装置の小型化の為に
はアナログ信号増幅回路と識別再生回路を近接して配置
せねばならず、識別再生回路が発生する高周波スイッチ
ングノイズが電源回路等を介して微小アナログ信号増幅
回路に回り込み、アナログ信号増幅回路に対して悪影響
を及ぼすという問題点があった。識別再生回路のなかで
も、入力信号保持回路は、入力信号の取込み用のトラン
ジスタ差動対と保持用差動対のバイアス電流を高速にに
切替える為、高周波ノイズの発生量が多い。ノイズの影
響を低減する方法としては、電源回路を、分離したり、
電源配線にコンデンサ等を挿入して高周波ノイズをバイ
パスする方法等が知られている。しかし両者共、配線の
複雑化や部品点数の増加を招く等の欠点があった。本発
明は前記高周波ノイズ発生を減少させる簡便な回路を実
現することを目的とする。Generally, the receiving circuit of a digital optical communication apparatus is composed of an amplifier circuit for amplifying a minute analog signal, an identification reproducing circuit for converting an analog signal into a digital signal, and the like. In order to miniaturize the communication device, the analog signal amplification circuit and the identification reproduction circuit must be placed close to each other, and the high frequency switching noise generated by the identification reproduction circuit spills into the minute analog signal amplification circuit via the power supply circuit etc. However, there is a problem that it adversely affects the analog signal amplifier circuit. Among the identification / reproduction circuits, the input signal holding circuit switches the bias currents of the input signal input transistor differential pair and the holding differential pair at high speed, so that a large amount of high frequency noise is generated. As a method to reduce the influence of noise, separate the power supply circuit,
A method is known in which a capacitor or the like is inserted in the power supply wiring to bypass high frequency noise. However, both have drawbacks such as complicated wiring and an increase in the number of parts. An object of the present invention is to realize a simple circuit that reduces the generation of high frequency noise.
【０００４】[0004]
【課題を解決するための手段】前記目的は、バイアス電
流の切替のための差動対のエミッタに抵抗を接続し差動
利得を低下させて、常に一定以上のバイアス電流を、取
り込み側保持側双方の差動対に流すことにより実現され
る。The object is to connect a resistor to the emitters of a differential pair for switching the bias current to reduce the differential gain so that a bias current of a certain level or more is always kept on the fetch side. It is realized by flowing to both differential pairs.
【０００５】[0005]
【作用】本発明によれば、入力信号取り込み状態と保持
状態の切替時に、バイアス電流を完全に切替ないため、
高周波ノイズの発生量は減少する。According to the present invention, the bias current is not completely switched at the time of switching between the input signal acquisition state and the holding state.
The amount of high frequency noise generated is reduced.
【０００６】[0006]
【実施例】以下、本発明による入力保持回路の一実施例
を図面により詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an input holding circuit according to the present invention will be described in detail below with reference to the drawings.
【０００７】図１は、本発明の一実施例の構成を示す回
路図、図２は図１に示す回路の各点の信号電圧波形を示
す。FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention, and FIG. 2 shows signal voltage waveforms at various points in the circuit shown in FIG.
【０００８】入力端子１に加えられた差動電圧は、第１
のトランジスタ差動対７、８の電流を変化させ、負荷抵
抗５、６に発生する電圧を変化させる。該電圧はエミッ
タフォロア１６、１７を介して、出力端子３に差動電圧
を出力させる。一方、第２のトランジスタ差動対９、１
０は、コレクタを前記負荷抵抗５、６に、ベースを前記
出力端子３に接続され、出力電圧を保持する働きをす
る。この２組の差動対に流れるバイアス電流を第３のト
ランジスタ差動対１１、１２にて変化させることにより
入力信号の取り込み、保持を行うことができる。The differential voltage applied to the input terminal 1 is the first
The current of the transistor differential pair 7 and 8 is changed to change the voltage generated in the load resistors 5 and 6. The voltage causes the output terminal 3 to output a differential voltage via the emitter followers 16 and 17. On the other hand, the second transistor differential pair 9, 1
0 has a collector connected to the load resistors 5 and 6 and a base connected to the output terminal 3 and serves to hold an output voltage. By changing the bias currents flowing through the two differential pairs in the third transistor differential pair 11 and 12, the input signal can be taken in and held.
【０００９】ここで、出力差動電圧Ｖ３が正電圧から負
電圧に変化する場合の条件は、本回路出力３に接続され
るディジタル回路の最小入力電圧Ｖ３ｍｉｎ、トランジ
スタ１１及び１２のコレクタ電流Ｉ１１、Ｉ１２（ｋ＝
Ｉ１１／Ｉ１２）、電流源１５の電流値Ｉ１５、負荷抵
抗５、６抵抗値Ｒｌとし、トランジスタ７および９が同
通状態であるとしてThe conditions when the output differential voltage V3 changes from a positive voltage to a negative voltage are as follows: the minimum input voltage V3min of the digital circuit connected to the output 3 of the circuit, the collector current I11 of the transistors 11 and 12, I12 (k =
I11 / I12), the current value I15 of the current source 15, the load resistances 5 and 6 of the resistance value Rl, and the transistors 7 and 9 are in the same communication state.
【００１０】[0010]
【数１】 ｋ≧（Ｉ１５×Ｒｌ＋Ｖ３ｍｉｎ）／（Ｉ１５×Ｒｌ−Ｖ３ｍｉｎ） となる。一例としてＶ３ｍｉｎ＝０．４Ｖ、Ｒｌ＝２０
００Ω、Ｉ１５＝０．３ｍＡとすると、ｋ≧５とすれば
出力状態を反転できる。## EQU1 ## k ≧ (I15 × R1 + V3min) / (I15 × R1-V3min). As an example, V3min = 0.4V, Rl = 20
If 00Ω and I15 = 0.3 mA, the output state can be inverted if k ≧ 5.
【００１１】一方このｋを実現するためのエッミタ抵抗
Ｒｅは、取り込み保持切替電圧Ｖ２として、On the other hand, the emitter resistance Re for realizing this k is set as a capture holding switching voltage V2.
【００１２】[0012]
【数２】 Ｒｅ≦（（Ｖ２−０．０２５×ｌｏｇｅ ｋ）／Ｉ１５） ×（ｋ＋１）／（ｋ−１） で与えられる。電圧Ｖ２は、回路内ノイズや回路バラツ
キの影響を防止するためには０．４Ｖ程度以下に下げる
ことは困難であることが経験的に知られている。従っ
て、式 数２より Ｒｅ≦１８００ΩのＲｅを挿入するこ
とっで、入力信号の取り込みと保持を実現できる。## EQU00002 ## Re.ltoreq. ((V2-0.025.times.log k) / I15) .times. (K + 1) / (k-1). It is empirically known that it is difficult to reduce the voltage V2 to about 0.4 V or less in order to prevent the influence of noise in the circuit and the variation of the circuit. Therefore, by inserting Re of Re ≦ 1800Ω from the equation 2, it is possible to capture and hold the input signal.
【００１３】[0013]
【発明の効果】本発明により、回路が簡単で高周波ノイ
ズの発生が少ない入力信号保持回路が実現できる。ま
た、本回路はトランジスタと抵抗のみで構成できる為、
回路のＩＣ化にも適している。According to the present invention, it is possible to realize an input signal holding circuit having a simple circuit and less generation of high frequency noise. Also, because this circuit can be configured with only transistors and resistors,
It is also suitable for IC circuits.
【図１】本発明の一実施例を示す入力信号保持回路図で
ある。FIG. 1 is an input signal holding circuit diagram showing an embodiment of the present invention.
【図２】図１に示す実施例の各部分の電圧波形図であ
る。FIG. 2 is a voltage waveform diagram of each part of the embodiment shown in FIG.
１・・・信号入力端子、２・・・取り込み保持切替入力
端子、３・・・出力端子、４・・・正電源、５、６・・
・負荷抵抗、７、８・・・第１のトランジスタ差動対、
９、１０・・・第２のトランジスタ差動対、１１、１２
・・・第３のトランジスタ差動対、１３、１４・・・エ
ミッタ抵抗、１５・・・バイアス電流源、１６、１７・
・・エミッタフォロア、１８、１９・・・エミッタフォ
ロア用バイアス電流源。1 ... Signal input terminal, 2 ... Capture holding switching input terminal, 3 ... Output terminal, 4 ... Positive power supply, 5,6 ...
-Load resistance, 7, 8 ... first transistor differential pair,
9, 10 ... Second transistor differential pair, 11, 12
... Third transistor differential pair, 13, 14 ... Emitter resistance, 15 ... Bias current source, 16, 17 ...
..Emitter followers, 18, 19 ... Bias current sources for emitter followers.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 速見 明弘 神奈川県横浜市戸塚区戸塚町216番地株式 会社日立製作所情報通信事業部内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Akihiro Hayami 216 Totsuka-cho, Totsuka-ku, Yokohama-shi, Kanagawa Stock company Hitachi Information & Communication Division