JPS61122743A - Selecting system of file device - Google Patents

【発明の詳細な説明】 （産業上の利用分野） 本発明は直列に接続された複数のファイル装置の選択方
式に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a selection method for a plurality of file devices connected in series.

（従来の技術）　・ 従来、第２図に示す工うなファイル割ａ装ｊｆ１２０１
と、ファイル制御装置２０１に直列に接続された複数の
ファイル装置２１０〜２１３とから成るファイルサブシ
ステムζこおいては、一つのファイル装置を選択するに
は次の９にうな方法が採用されている。すなわち、第３
図に示すよう番こファイル制御装置３０１と、・ファイ
ル装ｍろ１ｏ〜３１３との間のインターフェースは命令
バス３２０と、命令バス有効信号ｓ！！２１と、ファイ
ル装置アドレスバス３２２と、ファイル装置選択完了信
号線３２ろとによって構成しであるものとする。それぞ
れのファイル装置は第４図に示すように自己のアドレス
を格納する自己アドレスメモリ４０１を有し、命令バス
有効信号線４０２の状態がｔＩ　Ｉになった時に命令バ
ス４０ろに印加された命令を命令デコード回路４０４で
解読し、命令がファイル装置選択命令であれば信号線４
０５に命令バス有効信号を出力し、自己アドレスメモリ
４０１の内容とファイル装置アドレスバス４０６上のア
ドレスとをアドレス比較回路４０７により比較する。両
者が一致すればファイル装置選択完了信号を信号線４０
８上に出力し、ファイル制御装置２０１に送出する。(Prior art) - Conventionally, the file allocation device jf1201 shown in FIG.
In the file subsystem ζ consisting of a plurality of file devices 210 to 213 connected in series to the file control device 201, the following method is adopted to select one file device. There is. That is, the third
As shown in the figure, the interface between the file controller 301 and the file devices 1o to 313 is an instruction bus 320 and an instruction bus valid signal s! ! 21, a file device address bus 322, and a file device selection completion signal line 32. As shown in FIG. 4, each file device has its own address memory 401 for storing its own address, and when the state of the command bus valid signal line 402 becomes tII, the command applied to the command bus 40 is stored. is decoded by the instruction decoding circuit 404, and if the instruction is a file device selection instruction, the signal line 4 is
A command bus valid signal is output to 05, and an address comparison circuit 407 compares the contents of its own address memory 401 and the address on the file device address bus 406. If the two match, a file device selection completion signal is sent to the signal line 40.
8 and sends it to the file control device 201.

以上のようにしてそれぞれのファイル装置にそれぞれの
異なるアドレスを与えることにＬす、複数のファイル装
置２１０〜２１３のうちの一つのファイル装置を選択す
ることができる。By giving different addresses to each file device in the above manner, one of the plurality of file devices 210 to 213 can be selected.

近年、ファイルに記憶されたデータの信頼性を向上させ
るために、一つのデータブロックを二つのファイル装置
に記憶させる方式が考えられている。これは、いわゆる
ファイルの二重書きと呼ばれるものであるが、この方式
を躊２図に示したファイルサブシステムで実現しようと
するには以下のようにすればよい。In recent years, in order to improve the reliability of data stored in files, methods have been considered in which one data block is stored in two file devices. This is what is called double writing of files, and this method can be implemented as follows with the file subsystem shown in Figure 2.

すなわち、たとえば一対のファイル装置２１０　。That is, for example, a pair of file devices 210.

２１１に同一のデータを同時に記憶させるためには、フ
ァイル装置２１０，２１１のそれぞれが有するアドレス
を同じアドレス値に設定する。このようｔこ設定するこ
とによって、ファイル装置２１０．２１１は同時に選択
され、同一のデータを同時をこ記憶させることが可能と
なる。In order to simultaneously store the same data in the file devices 210 and 211, the addresses of each of the file devices 210 and 211 are set to the same address value. By making these settings, the file devices 210 and 211 are selected at the same time, and it becomes possible to store the same data at the same time.

（発明が解決しようとする問題点） しかしながら、以上説明したように二つのファイル装置
が同一のアドレスを有することによってファイルの二重
書きが可能となる反面、二つのファイル装置を制御する
ファイル制御装置にとっては、それぞれのファイル装ｆ
ｔ−個別に制御することが不可能となり、たとえば二つ
のファイル装置のうちの一つに障害が発生した場合には
、障害の回復処理が困難になるという欠点があった。(Problem to be Solved by the Invention) However, as explained above, when two file devices have the same address, it is possible to write files twice, but on the other hand, the file control device that controls the two file devices For each file installation f
T-Individual control becomes impossible, and if a failure occurs in one of the two file devices, for example, there is a drawback that recovery processing from the failure becomes difficult.

本発明の目的は、それぞれの異なった二つのファイル装
置が隼】のアドレスと隼２のアドレスと合同時に有する
ことにより、ファイルの二重書きを実現すると共に、フ
ァイル制御装置がそれぞれのファイル装置を個別に制御
することができるようにして上記欠点を除去し、信頼性
と保全性とを同時に向上させたファイル＠習選択方式を
提供することにある。An object of the present invention is to realize double writing of files by simultaneously having two different file devices with the address of Hayabusa] and the address of Hayabusa 2, and to have the file control device control each file device. It is an object of the present invention to provide a file@learning selection method which eliminates the above-mentioned drawbacks by allowing individual control, and improves reliability and maintainability at the same time.

（問題点を解決するための手段） 本発明によるファイル％ｆ１選択方式は、ファイル制御
装置と、ファイル制髄装置へ直列に接続された複数のフ
ァイル装置と、ファイル制御装置とファイル装置との間
のインターフェースとによって構成したものである。(Means for Solving the Problems) The file %f1 selection method according to the present invention provides a method for selecting a file between a file control device, a plurality of file devices connected in series to a file control device, and a link between the file control device and the file device. It is configured by the interface of

上記インターフェースは、命令バスと、命令バス有効信
号線と、ファイル装冒アドレスバスと、ファイル装置選
択完了信号線とから成るものである。The interface includes an instruction bus, an instruction bus valid signal line, a file installation address bus, and a file device selection completion signal line.

上記各ファイル装置は、臆１および隼２のアトシスメモ
リと、アドレス選択回路と、命令デコード回路と、比較
回路とから成るものである。Each of the above-mentioned file devices is composed of Atosis memory 1 and Hayabusa 2, an address selection circuit, an instruction decoding circuit, and a comparison circuit.

８１！１のアドレスメモリは、５１１１のアドレスを与
えるものであり、第２のアドレスメモリは１１２のアド
レスを与えるものである。The 81!1 address memory provides addresses of 5111, and the second address memory provides addresses of 112.

アドレス選択回路は、命令バス有効信号線によって有効
化されていて命令バス上の命令が第】の命令であった時
には第１のアドレスメモリを選択し、命令バス有効信号
線によって有効化されていて命令バス上の命令が第２の
命令であった時には第２のアドレスメモリを選択するた
めのものである。The address selection circuit is enabled by the instruction bus valid signal line and selects the first address memory when the instruction on the instruction bus is the #1 instruction, and is enabled by the instruction bus valid signal line. This is for selecting the second address memory when the instruction on the instruction bus is the second instruction.

命令テコード回路は、命令バス上の情報を解読して第１
の命令あるいは第２の命令をアドレス選択回路に送出す
るためのものである。The instruction code circuit decodes the information on the instruction bus and outputs the first
or a second instruction to the address selection circuit.

比較回路は、アドレス選択回路にエリ選択されたアドレ
スとフッイル装置７ドレスバス上のファイル装置アドレ
スとを比較するためのものである。The comparison circuit is for comparing the address selected by the address selection circuit with the file device address on the file device 7 address bus.

本発明において、ファイル装置選択方式は、比較の結果
が一致を示している時に限ってファイル装ｆｉ１選択完
了信号線上の情報をファイル制御装置に送出する工うに
構成したものでちる。In the present invention, the file device selection method is configured to send information on the file device fi1 selection completion signal line to the file control device only when the comparison result shows a match.

（実施例） 次に、本発明について図面を参照して詳細に説明する。(Example) Next, the present invention will be explained in detail with reference to the drawings.

本発明の一実施例を示すｔａ、１図において、本発明の
ファイル装置選択方式を実現するシステムの一実施例は
、隼１のアドレスメモＩＪ　ｉ　Ｏ１と、第２のアドレ
スメモリ１０２と、命令デコード回路１０３と、アドレ
ス選択回路１０４と、アドレス比較回路１０５とから構
成したものである。第１図において１１０は命令バス有
効信号、１１１は命令バス、１１２はファイル装置アド
レスバス、１１６はファイル装置選択完了信号である＠
第１図において、ファイル制御装置から信号線１１０を
介して送出された命令バス有効信号の状態が％１１にな
ると、命令テコード回路１０ろは命令バス１１１のデー
タを解読する。上記データが第１の命令であるならは、
傷有紳１２０上のデータがアドレス選択回路１０４に送
出される。アドレス選択回路１０４は信号線１２０上の
データを受信すると牌１のアドレスメモリ１０１を選択
し、アドレス比較回路１０５にその内容を送出する。ア
ドレス比較回路１０５は、ファイル会館アドレスバス１
１２上のデータとアドレス選択回路１０４を介して送ら
れてきたｔａ−１のアドレスメモリの内容とを比較し、
両者が一致すればフッイル装置選択完了（ｉｔ！号を信
−＠＠１１３を介してファイル制御装置に送出する。In FIG. ta, 1 showing an embodiment of the present invention, an embodiment of the system for realizing the file device selection method of the present invention includes an address memo IJ i O1 of Hayabusa 1, a second address memory 102, and an instruction It is composed of a decode circuit 103, an address selection circuit 104, and an address comparison circuit 105. In FIG. 1, 110 is an instruction bus valid signal, 111 is an instruction bus, 112 is a file device address bus, and 116 is a file device selection completion signal.
In FIG. 1, when the state of the command bus valid signal sent from the file control device via the signal line 110 becomes %11, the command code circuit 10 decodes the data on the command bus 111. If the above data is the first instruction, then
The data on the driver 120 is sent to the address selection circuit 104. When the address selection circuit 104 receives the data on the signal line 120, it selects the address memory 101 of tile 1 and sends its contents to the address comparison circuit 105. The address comparison circuit 105 is connected to the file hall address bus 1.
Compare the data on 12 with the contents of the address memory of ta-1 sent via the address selection circuit 104,
If the two match, the file device selection is completed (it! signal is sent to the file control device via the signal -@@113.

一方、命令バス１１１上のデータが第２の命令であるな
らば、命令デコード回路１０３は信−＠線１２１上のデ
ータをアドレス選択回路１０４に送出する。アドレス選
択回路１０４は信号＠１２１上のデータを受信すると、
第２のアドレスメモリ１０２の内容を選択し、アドレス
比較回路１０５に送出する。アドレス比較回路１０５で
はファイル装置アドレスバス１１２上のデータとアドレ
ス選択回路１０４から送出されてきた歩２のアドレスメ
モリの内容とを比較し、両者か一致すればファイル装鍔
選択完了信号を信号１１１１１６を介してファイル制御
装置に送出する。　　゛ （発明の効果） 本発明はり上説明したように、それぞれのファイル装置
に二つのアドレスを備え、ファイル制御装置からの命令
に応じて比較すべきアドレスを選択することにより、フ
ァイルの二重書きとファイル装置の個別制御とを同時に
実現できるという効果がある。On the other hand, if the data on the command bus 111 is the second command, the command decode circuit 103 sends the data on the signal-@ line 121 to the address selection circuit 104. When the address selection circuit 104 receives the data on the signal @121,
The contents of the second address memory 102 are selected and sent to the address comparison circuit 105. The address comparison circuit 105 compares the data on the file device address bus 112 with the contents of the step 2 address memory sent from the address selection circuit 104, and if they match, a file installation completion signal is sent as a signal 111116. to the file control device. (Effects of the Invention) As described above, the present invention prevents double writing of files by providing two addresses in each file device and selecting an address to be compared according to a command from the file control device. This has the effect of simultaneously realizing individual control of the file device and individual control of the file device.

【図面の簡単な説明】[Brief explanation of drawings]

８１図は、本発明によるファイル装置選択方式を実現す
る一実施例を示すブロック図である。 第２図は、一般的なファイルサブシステムを示すブロッ
ク図である。 第３図は、ファイル制ａ１装置とファイル装置との間の
一般的なインターフェースを示すブロック図である。 第４図は、従来のファイル装置選択方式の一列を示すブ
ロック図である。 １０１．１０２．４０１・・Φアドレスメモリ１０３．
４０４・・・命令テコード回路１０４・・・・・アドレ
ス選択回路 １０５．４０７・・・アドレス比較回路２０１、ろ０１
・・・ファイル制御装置２１０〜２１３．！＋１０・・
・ファイル装置１１０〜１１＆、１２０，１２１．３２
０〜３２２．４０２，４０３，４０５，４０６・・・・
・・・信号線FIG. 81 is a block diagram showing an embodiment of the file device selection method according to the present invention. FIG. 2 is a block diagram showing a typical file subsystem. FIG. 3 is a block diagram illustrating a general interface between a file system a1 device and a file device. FIG. 4 is a block diagram showing a series of conventional file device selection methods. 101.102.401...Φ address memory 103.
404...Instruction code circuit 104...Address selection circuit 105.407...Address comparison circuit 201, ro01
...File control devices 210-213. ! +10...
・File device 110-11&, 120, 121.32
0~322.402,403,405,406...
···Signal line