JPS63152094A - Semiconductor dynamic memory device - Google Patents

【発明の詳細な説明】 産業上の利用分野 この発明は半導体ダイナミックメモリ装置に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention This invention relates to semiconductor dynamic memory devices.

従来の技術 ＭＯＳ）ランジスタを用いた大容量メモリ装置としては
、１個のトランジスタと１個のキャパシタとでメモリセ
ルを構成したダイナミックメモリ装置が有利であり、一
般的である。2. Description of the Related Art As a large-capacity memory device using a MOS transistor, a dynamic memory device in which a memory cell is composed of one transistor and one capacitor is advantageous and common.

この種のメモリ装置はキャパシタに電荷を蓄積し、この
電荷の有無で書き込み情報がＯであるか１であるかを判
定するため、長時間放置するとキャパシタの微少リーク
電流により蓄積電荷が減少し、書き込み情報が失なわれ
てしまう。従って、蓄積電荷が一定量以下に減少する前
に情報を読み出し、同じ情報を書き込むリフレッシュと
呼ばれる動作を実行し、情報の消失を防止する。This type of memory device stores charge in a capacitor and determines whether the written information is O or 1 based on the presence or absence of this charge.If left for a long time, the stored charge will decrease due to a small leakage current in the capacitor. Written information will be lost. Therefore, an operation called refresh is performed in which information is read and the same information is written before the accumulated charge decreases below a certain amount, thereby preventing the information from disappearing.

しかしながら半導体ダイナミックメモリ装置は、メモリ
装置としては読み出しも書き込みも行なわない待機状態
においても、リフレッシュ動作だけは不可欠であるため
、リフレッシュに必要なアドレスの設定やクロックの供
給を外部回路で行なわねばならない。そのために、メモ
リシステムが複雑になる傾向にあった。However, in a semiconductor dynamic memory device, refresh operation is essential even in a standby state where neither reading nor writing is performed as a memory device, so an external circuit must set the address and supply the clock necessary for refresh. As a result, memory systems tend to become more complex.

近年、メモリシステムの簡略化を目的として、リフレッ
シュを外部回路に依らず、半導体ダイナミック装置内部
で行なうセルフリフレッシュ方式が提案された（例えば
日経エレクトロニクスｎｏ、２１５．ｐｐ、１６７　（
１９７９））。In recent years, for the purpose of simplifying memory systems, a self-refresh method has been proposed in which refresh is performed inside a semiconductor dynamic device without relying on an external circuit (for example, Nikkei Electronics no., 215.pp, 167).
1979)).

セルフリフレッシュ方式は、従来の半導体ダイナミック
メモリ装置にアドレスカウンタとセルフリフレッシュの
周期を決定するタイミング発生器、および制御回路を加
えた構成で、タイミング発生器から出力されるセルフリ
フレッシュ・クロックと制御回路とにより、アドレスカ
ウンタで指定された行アドレスに属するメモリセルのリ
フレッシュを実行し、その後、アドレスカウンタを、１
ビット前進させる動作を１セルフリフレッシュ周期内に
行なう。ｍ行×ｎ列のメモリセルマトリックスをもつメ
モリ装置では、セルフリフレッシュをｍ周期実行するこ
とにより、全メモリセルのリフレッシュが完了する。こ
こでタイミング発生器により決定されるセルフリフレッ
シュ周期は、通常、ＭＯＳインバータを奇数段接続した
リングオシレータの発振周波数を基準にして決定されて
いる。従って、温度が上昇した場合、ＭＯＳインバータ
の電流駆動能力が低下してリングオシレータの発振周期
が僅かに増大する分だけセルフリフレッシュ周期も増大
するものの、温度変化に対してはほぼ一定の周期でセル
フリフレッシュが実行される。The self-refresh method is configured by adding an address counter, a timing generator that determines the self-refresh period, and a control circuit to a conventional semiconductor dynamic memory device.The self-refresh clock output from the timing generator, the control circuit, and refreshes the memory cells belonging to the row address specified by the address counter, and then sets the address counter to 1.
The bit advancing operation is performed within one self-refresh period. In a memory device having a memory cell matrix of m rows and n columns, refresh of all memory cells is completed by executing self-refresh for m cycles. Here, the self-refresh period determined by the timing generator is usually determined based on the oscillation frequency of a ring oscillator in which an odd number of stages of MOS inverters are connected. Therefore, when the temperature rises, the current drive capability of the MOS inverter decreases, and the oscillation period of the ring oscillator increases slightly, which increases the self-refresh period. A refresh is performed.

セルフリフレッシュは外部回路なしでダイナミックメモ
リ装置のリフレッシュが可能なため、システムの電源が
切断された時に、電池でダイナミックメモリ装置の情報
を保護する場合に主として用いられる。Since self-refresh can refresh a dynamic memory device without an external circuit, it is mainly used when a battery protects information in a dynamic memory device when the system is powered off.

発明が解決しようとする問題点 しかしながら、従来のセルフリフレッシュではセルフリ
フレッシュ時の電流が、ダイナミックメモリ装置１個あ
たり数ｍＡに達し、長時間電池駆動するためにはこの値
は大きすぎるという問題点を有していた。ダイナミック
メモリ装置の周辺回路を、従来のＮＭＯ３にかわり、Ｃ
ＭＯ５で構成することで、不必要な電流や貫通電流を低
減させ、セルフリフレッシュ電流を減少させることは可
能であるものの、はぼ一定周期でセルフリフレッシュを
実行する限り、それに必要な電流は流れる。Problems to be Solved by the Invention However, in conventional self-refresh, the current during self-refresh reaches several mA per dynamic memory device, and this value is too large for long-term battery operation. had. The peripheral circuit of the dynamic memory device is replaced with the conventional NMO3 and C
Although it is possible to reduce unnecessary current and through current and reduce self-refresh current by configuring MO5, as long as self-refresh is performed at a more or less constant cycle, the necessary current will continue to flow.

本発明は、上記従来のセルフリフレッシュの問題点を解
決するもので、セルフリフレッシュ時の消費電流を大幅
に低下することのできる半導体ダイナミックメモリ装置
を提供することを目的とする。The present invention solves the above-mentioned problems of conventional self-refresh, and aims to provide a semiconductor dynamic memory device that can significantly reduce current consumption during self-refresh.

問題点を解決するための手段 この目的を達成するために、本発明の半導体ダイナミッ
クメモリ装置は、１個のトランジスタと１個のキャパシ
タとからなるメモリセルがｍ行ｎ列のマトリックス状に
配列されたメモリセルマトリックスとこれらメモリセル
マトリックスのｍ行。Means for Solving the Problems In order to achieve this object, the semiconductor dynamic memory device of the present invention has memory cells each consisting of one transistor and one capacitor arranged in a matrix of m rows and n columns. memory cell matrices and m rows of these memory cell matrices.

のメモリセルを選択する行選択回路と前記メモリセルマ
トリックスのｎ列のメモリセルがら情報を読み出し、書
き込みを行なうためのセンス・リフレッシュ・アンプを
備え、かっ自励のセルフリフレッシュ・クロックを発生
するセルフリフレッシュ・クロック発生器と前記セルフ
リフレッシュ・クロックに同期してこのクロックの１周
期内に前記行選択回路を駆動し、リフレッシュ・アドレ
スカウンタにより指定された行アドレスに対応する行の
メモリセルを選択し、前記センス・リフレッシュ・アン
プを活性化させ、選択された行のメモリセルのリフレッ
シュを実行するとともに゛、前記リフレッシュ・アドレ
スカウンタを１ビット前進させるための制御クロックを
発生する制御クロック発生器を備え、かつ前記セルフリ
フレッシュ・クロックの周期が使用温度内の周囲温度の
低下とともに長く変化する回路手段を備えた構成である
。a row selection circuit for selecting a memory cell in column n; a sense refresh amplifier for reading and writing information from memory cells in column n of the memory cell matrix; Drives the row selection circuit within one period of this clock in synchronization with a refresh clock generator and the self-refresh clock, and selects a memory cell in a row corresponding to a row address designated by a refresh address counter. , a control clock generator for generating a control clock for activating the sense refresh amplifier and refreshing the memory cells of the selected row, and for advancing the refresh address counter by 1 bit. and a circuit means in which the period of the self-refresh clock changes over time as the ambient temperature decreases within the operating temperature.

作用 半導体ダイナミックメモリ装置のｍ行、ｎ列のメモリセ
ルマトリックスを構成する個々のメモリセルの情報保持
間をＴＨとすると一定周期で全メモリセルをリフレッシ
ュするためには、前記の構成でリフレッシュ周期ＴＲは
ＴＲ−工りだけ必要である。メモリセルの情報保持時間
ＴＨはメモリセルの微少リークの電流できまり、温度に
強く依存する特性を有し、使用温度上限の７０℃（高温
時）と通常使用温度２５℃の室温時とでは情報保持時間
は１桁以上変化し、室温時では長くなる。If TH is the information retention period of each memory cell constituting a memory cell matrix of m rows and n columns of a semiconductor dynamic memory device, in order to refresh all memory cells at a constant period, the refresh period TR is set in the above configuration. Only TR-machining is required. The information retention time TH of a memory cell is determined by the small leakage current of the memory cell, and has characteristics that strongly depend on temperature. Retention times vary by more than an order of magnitude and are longer at room temperature.

従ってセルフリフレッシュの周期を高温時でリフレッシ
ュが完全に行なわれるよう設定しておき、セルフリフレ
ッシュ・クロックの周期が周囲温度の低下とともに長く
変化するような回路手段でセルフリフレッシュ周期を、
高温時に比べ、室温時に長くしてやることで、リフレッ
シュ周期に反比例するセルフリフレッシュ電流を減少さ
せることができる。Therefore, the self-refresh cycle is set so that refresh is performed completely at high temperatures, and the self-refresh cycle is set using circuit means that allows the cycle of the self-refresh clock to change over time as the ambient temperature decreases.
By making it longer at room temperature than at high temperature, it is possible to reduce the self-refresh current, which is inversely proportional to the refresh cycle.

温度変化に対してほぼ一定の周期でセルフリフレッシュ
する従来例と比較した場合、高温時にはセルフリフレッ
シュ電流は同じであるものの、通常、使用される室温時
には本発明ではセルフリフレッシュ周期が長くなった値
に反比例して、セルフリフレッシュ電流を減少させるこ
とができる。When compared with the conventional example, which self-refreshes at a nearly constant cycle in response to temperature changes, the self-refresh current is the same at high temperatures, but at room temperature, where it is normally used, the self-refresh cycle of the present invention reaches a longer value. The self-refresh current can be reduced inversely.

実施例 以下本発明の実施例について、図面を参照しながら説明
する。EXAMPLES Hereinafter, examples of the present invention will be described with reference to the drawings.

第１図は本発明の実施例における半導体ダイナミックメ
モリ装置のブロック図を示すものである。第１図におい
て、１１はメモリセルがマトリックス状に配列されたｍ
行ｎ列のメモリセルマトリックス、１２は行選択回路、
１３はセンス・リフレッシュ・アンプ、１４はｍサイク
ルでもとにもどるリフレッシュ・アドレスカウンタ、１
５はセルフリフレッシュ動作を制御する制御クロック発
生器、１６はセルフリフレッシュ・クロック発生器であ
る。セルフリフレッシュ・クロック発生器１６を除く１
１〜１５の各ブロックは従来のセルフリフレッシュ可能
な半導体ダイナミックメモリ装置で使用されているもの
と同じものでよい。ただし低消費電力化のためＣ−ＭＯ
Ｓで構成されている。セルフリフレッシュ・クロック発
生器１６は、２個の縦続接続されたＣ−ＭＯＳインバー
タ２１．２２にキャパシタ２３と抵抗素子２４とを結合
した無安定マルチバイブレークである。ここで抵抗素子
２４は多結晶シリコン薄膜にヒ素、ホウ素、リンなどの
不純物を極く僅かに添加するかあるいは全く添加しない
高抵抗多結晶シリコンによって構成され、その温度特性
と平面図を第２図（ａ）　、　（ｂ）に示す。FIG. 1 shows a block diagram of a semiconductor dynamic memory device according to an embodiment of the present invention. In FIG. 1, reference numeral 11 denotes m in which memory cells are arranged in a matrix.
a memory cell matrix with rows and n columns; 12 is a row selection circuit;
13 is a sense refresh amplifier, 14 is a refresh address counter that returns to the original state in m cycles, 1
5 is a control clock generator for controlling the self-refresh operation, and 16 is a self-refresh clock generator. 1 except self-refresh clock generator 16
Each of blocks 1-15 may be the same as those used in conventional self-refreshable semiconductor dynamic memory devices. However, to reduce power consumption, C-MO
It is composed of S. The self-refresh clock generator 16 is an astable multi-by-break which combines two cascaded C-MOS inverters 21 and 22 with a capacitor 23 and a resistive element 24. Here, the resistance element 24 is made of high-resistance polycrystalline silicon with very little or no impurities such as arsenic, boron, or phosphorus added to a polycrystalline silicon thin film, and its temperature characteristics and plan view are shown in FIG. Shown in (a) and (b).

以上のように構成された実施例につきその動作を以下に
説明する。セルフリフレッシュ・クロック発生器１６で
使用されている無安定マルチバイブレーク回路では、そ
の周期Ｔｓが、キャパシタ２３の容量をＣ５抵抗素子２
４の抵抗をＲとすると、 ＴｓｃＸ−に−Ｒ−Ｃ（Ｋ：定数） となることは広く知られている。ここで容量Ｃの温度依
存性はほとんどないため、抵抗Ｒの温度特性が第２図で
示されるものとすると、容量Ｃを２ｐＦとした場合、セ
ルフリフレッシュ・クロックの周期Ｔｓは第３図に示す
ように温度の低下とともに長くなる。The operation of the embodiment configured as above will be explained below. In the astable multi-by-break circuit used in the self-refresh clock generator 16, its period Ts increases the capacitance of the capacitor 23 by the C5 resistance element 2.
It is widely known that if the resistance of 4 is R, TscX- is -R-C (K: constant). Here, since the capacitance C has almost no temperature dependence, if the temperature characteristics of the resistor R are shown in Figure 2, and if the capacitance C is 2pF, the period Ts of the self-refresh clock is as shown in Figure 3. As the temperature decreases, the length increases.

セルフリフレッシュ動作は、制御クロック発生器１５が
発生した制御クロックが行選択回路１２を起動し、リフ
レッシュ・アドレスカウンタ１４で指定された行アドレ
スに対応する行のメモリセルを選択する。その後、制御
クロックはセンス・リフレッシュ・アンプ１３を活性化
し、既に選択されている行のメモリセルすべてを同時に
リフレッシュする。さらに引き続き制御クロックはリフ
レッシュ・アドレスカウンタ１４を動かし１ビット前進
させる。In the self-refresh operation, a control clock generated by the control clock generator 15 activates the row selection circuit 12 and selects the memory cell in the row corresponding to the row address specified by the refresh address counter 14. Thereafter, the control clock activates the sense refresh amplifier 13 to simultaneously refresh all memory cells in the already selected row. Subsequently, the control clock operates the refresh address counter 14 to advance it by one bit.

以上の一連の動作が１セルフリフレッシュ周期内に実行
され、ｍ周期で全メモリセルのリフレッシュが完了する
。The above series of operations is executed within one self-refresh cycle, and refresh of all memory cells is completed in m cycles.

セルフリフレッシュ電流はセルフリフレッシュ周期にほ
ぼ反比例するため、第３図に示すようにセルフリフレッ
シュ周期が温度の低下とともに増加すれば、セルフリフ
レッシュ電流は第４図に示すように減少する。個々のメ
モリセルの情報保持時間Ｔｏは、前述したように、強い
温度依存性を示す。ＴＨをメモリセルマトリックスの行
の数ｍで割た値をＴＲ（ｓ＋ａｘ）とすると、この値は
最大リフレッシュ周期となり、もしＴＲ（ＩＩＩＩＸ）
を越える周期でリフレッシュをすると情報が失なわれて
しまう。ＴＲ（、ＩＩｘ）と温度との関係の一例を示す
と第５図の特性５１のようになり、室温時は高温時に比
べ３０倍長くなる。本発明の実施例ではセルフリフレッ
シュ・クロックの周期の温度変化は第３図によると室温
時は高温時の１０倍である。この場合のようにセルフリ
フレッシュ・クロックの温度依存性がＴ　Ｒ（。。より
も小さい場合、セルフリフレッシュ・クロックの周期は
高温時で設定する。Since the self-refresh current is approximately inversely proportional to the self-refresh period, if the self-refresh period increases as the temperature decreases as shown in FIG. 3, the self-refresh current decreases as shown in FIG. 4. As described above, the information retention time To of each memory cell exhibits strong temperature dependence. If the value obtained by dividing TH by the number m of rows in the memory cell matrix is TR(s+ax), this value becomes the maximum refresh period, and if TR(IIIIX)
If you refresh at a frequency exceeding this, information will be lost. An example of the relationship between TR (, IIx) and temperature is shown in characteristic 51 in FIG. 5, where the time at room temperature is 30 times longer than at high temperature. In the embodiment of the present invention, the temperature change in the period of the self-refresh clock is 10 times greater at room temperature than at high temperature, as shown in FIG. If the temperature dependence of the self-refresh clock is smaller than T R (.) as in this case, the period of the self-refresh clock is set at high temperatures.

例えば１桁余裕をみて７０℃で０　、２　ｍｓになるよ
う第１図のキャパシタ２３と抵抗２４の値Ｃ，Ｒを決め
た例が第５図の特性５２である。これに対し従来のセル
フリフレッシュでは、周期が一定であるため、高温時に
１桁余裕をみて、同じく０．２制と設定すると特性５４
となる。本発明のセルフリフレッシュ周期５２と従来の
セルフリフレッシュ周期５４では、どちらも最大リフレ
ッシュ周期に対し、使用温度範囲内で１桁以上の余裕を
有するにもかかわらず、通常使用時の室温においては、
本発明のセルフリフレッシュ周期は従来に比べ１０倍長
く、従ってセルフリフレッシュなお、本実施例ではセル
フリフレッシュ・クロック周期の温度依存性が最大リフ
レッシュ周期Ｔ　Ｒ（ｓ　ａ　ｘ　）よりも小さい場合
としたが、大きい場合は、セルフリフレッシュクロック
周期は使用温度範囲の下限（０℃）で設定すればよ＜　
、ＴＲ（ＩＩａＸ）に対し１桁余裕をとると第５図の特
性５３で示すようになる。この場合も従来例の特性５４
に比べ、室温ではセルフリフレッシュ電流の大幅な低減
が可能である。For example, characteristic 52 in FIG. 5 is an example in which the values C and R of the capacitor 23 and resistor 24 in FIG. 1 are determined to be 0.2 ms at 70° C. with a one-digit margin. On the other hand, in conventional self-refresh, the cycle is constant, so if you take a one-digit margin at high temperatures and set it to 0.2, the characteristic 54
becomes. Although both the self-refresh period 52 of the present invention and the conventional self-refresh period 54 have a margin of more than one digit with respect to the maximum refresh period within the operating temperature range, at room temperature during normal use,
The self-refresh period of the present invention is 10 times longer than the conventional one, and therefore the self-refresh period is , if it is large, the self-refresh clock period should be set at the lower limit of the operating temperature range (0°C).
, TR(IIaX), if a margin of one digit is taken, the result will be as shown by characteristic 53 in FIG. In this case as well, the characteristic 54 of the conventional example
Compared to this, it is possible to significantly reduce the self-refresh current at room temperature.

また、本実施例のセルフリフレッシュクロック発生器の
周期を決定する抵抗素子は、第２図に示す形状としたが
、抵抗素子の形状は第６図に示すように、多結晶シリコ
ンのバタン６１にくびれをもつものを複数個並列接続し
たものでもよい。この場合、くびれの部分にレーザ光線
を照射し、溶断することで、抵抗値をプログラムするこ
とが可能で、多結晶シリコンに膜厚や比抵抗のバラツキ
が存在する場合でも正確に抵抗値を設定することが可能
となる。またメモリセルの情報保持時間が製造条件によ
り変化した場合でも、抵抗値のプログラムにより、適切
なセルフリフレッシュ・クロック周期を選択することが
できる。In addition, the resistance element that determines the period of the self-refresh clock generator of this embodiment has the shape shown in FIG. A plurality of constricted parts connected in parallel may also be used. In this case, it is possible to program the resistance value by irradiating the constriction with a laser beam and blowing it out, allowing the resistance value to be set accurately even if there are variations in film thickness or specific resistance of polycrystalline silicon. It becomes possible to do so. Furthermore, even if the information retention time of the memory cell changes due to manufacturing conditions, an appropriate self-refresh clock period can be selected by programming the resistance value.

また、本実施例のセルフリフレッシュ・クロック発生器
の周期を決定する抵抗素子は、高抵抗多結晶シリコン薄
膜としたが、高抵抗単結晶シリコン薄膜でもよく、この
場合、抵抗値の精度がよ（なる。Furthermore, although the resistive element that determines the cycle of the self-refresh clock generator in this embodiment is a high-resistance polycrystalline silicon thin film, it may also be a high-resistance single-crystalline silicon thin film. Become.

発明の効果 本発明はセルフリフレッシュ・クロックの周期が周囲温
度の低下とともに長く変化する回路手段を備えることで
、通常使用の室温でセルフリフとができ、半導体ダイナ
ミックメモリ装置に記憶された情報の保護をシステムの
電源が切断された時電池にて行なう場合、特殊な環境で
使用しない限り電池の寿命を１０倍近く伸ばすことがで
きる。また、セルフリフレッシュ・クロック発生器の周
期を決定する抵抗素子に高抵抗シリコンを用いることで
、従来の半導体ダイナミックメモリ装置の製造工程をほ
とんど変更することなく、低セルフリフレッシュ電流を
実現でき、その実用的効果は大きい。Effects of the Invention The present invention includes circuit means in which the cycle of the self-refresh clock changes over time as the ambient temperature decreases, thereby enabling self-refresh at room temperature during normal use and protecting information stored in a semiconductor dynamic memory device. When the system is powered off, battery life can be extended by nearly 10 times unless used in special environments. In addition, by using high-resistance silicon for the resistive element that determines the period of the self-refresh clock generator, it is possible to achieve a low self-refresh current without changing the manufacturing process of conventional semiconductor dynamic memory devices, making it possible to put it into practical use. The effect is significant.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例における半導体装置３図は第
１図１６のクロック周期の温度特性図、第４図は本発明
の一実施例におけるセルフリフレッシュ電流の温度特性
図、第５図は本発明の一実施例におけるセルフリフレッ
シュ周期を従来例と比較して示す温度特性図、第６図は
第１図２４の抵抗素子の別の平面図である。 １１・・・・・・メモリセルマトリックス、１２・・・
・・・行選択回路、１３・・・・・・センス・リフレッ
シュ・アンプ、１４・・・・・・リフレッシュ・アドレ
スカウンタ、１５・・・・・・制御クロック発生器、１
６・・・・・・セルフリフレッシュクロック発生器、２
４・・・・・・高抵抗シリコンで構成された抵抗素子。 代理人の氏名　弁理士　中尾敏男　ほか１名１６−でフ
シフリフレッシュ・クロック勇夕生辺４２１．２２−　
Ｃ−？ｖｌＯＳインノマータ１巳ダを尊ミチ 第１図 第２図 Ｃαン １漬（ｃ） 第３図 （ヌ”ｒｔｑλ週ａン 第４図　温友（″） 混ダ蛇　（”（二ンFIG. 1 is a semiconductor device according to an embodiment of the present invention; FIG. 1 is a temperature characteristic diagram of the clock cycle shown in FIG. FIG. 6 is a temperature characteristic diagram showing the self-refresh period in one embodiment of the present invention in comparison with a conventional example, and FIG. 6 is another plan view of the resistance element shown in FIG. 124. 11... Memory cell matrix, 12...
... Row selection circuit, 13 ... Sense refresh amplifier, 14 ... Refresh address counter, 15 ... Control clock generator, 1
6... Self-refresh clock generator, 2
4...Resistance element made of high-resistance silicon. Name of agent Patent attorney Toshio Nakao and 1 other person 16- and Fushifuri Refresh Clock Yuyu Ikube 421.22-
C-? vlOS Innomata 1 I respect you Figure 1 Figure 2 Cαn 1 pickle (c) Figure 3