KR100992783B1 - Manufacturing Method of Flash Semiconductor Device - Google Patents

본 발명은 플래쉬 반도체 소자의 제조 방법에 관한 것이다. 상기 방법은 STI 방법을 이용하여 반도체 기판 상에 트렌치를 형성하는 단계; 상기 트렌치에 산화막을 충전하여 소자분리막을 형성하는 단계; 상기 소자분리막이 형성된 상기 반도체 기판상에 터널 산화막, 플로팅 게이트, ONO막 및 콘트롤 게이트로 구성된 하나 이상의 게이트 폴리를 형성하는 단계; 상기 소자분리막 이외의 영역에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 트렌치에 충전된 산화막을 식각하여 RCS 영역을 형성하는 단계; 상기 RCS 영역에 대해 도펀트를 이온주입하는 단계; 상기 트렌치를 절연물질로 충전하는 단계; 상기 포토레지스트 패턴을 에싱하여 제거하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 따르면, RCS 공정 및 에싱 공정을 실시하고 난 후, SH 공정 진행 중에 젖은 화학약품이 건조되면서 모세관 현상에 의해 생기는 인장 응력에 의해 게이트 폴리 패턴이 파괴되는 현상을 방지할 수 있다. The present invention relates to a method of manufacturing a flash semiconductor device. The method includes forming a trench on a semiconductor substrate using the STI method; Filling an oxide layer in the trench to form an isolation layer; Forming at least one gate poly including a tunnel oxide film, a floating gate, an ONO film, and a control gate on the semiconductor substrate on which the device isolation film is formed; Forming a photoresist pattern in a region other than the device isolation film; Forming an RCS region by etching the oxide film filled in the trench using the photoresist pattern as an etching mask; Implanting a dopant into the RCS region; Filling the trench with an insulating material; And etching the photoresist pattern to remove the photoresist pattern. According to the present invention, after performing the RCS process and the ashing process, it is possible to prevent the gate poly pattern from being destroyed by the tensile stress caused by the capillary phenomenon while the wet chemical is dried during the SH process.

트렌치, 게이트 폴리, 포토레지스트, RCS 영역, 에싱 Trench, Gate Poly, Photoresist, RCS Area, Ashing

플래쉬 반도체 소자의 제조 방법{Method for manufacturing a flash semiconductor device}Method for manufacturing a flash semiconductor device

본 발명은 플래쉬 반도체 소자의 제조 방법에 관한 것이고, 특히 RCS(recessed common source) 공정 및 에싱(ashing) 공정을 실시하고 난 후, SH 공정 진행 중 젖은 화학약품이 건조하면서 유발하는 인장 응력에 의해 패턴이 파괴되는 현상을 방지할 수 있는 플래쉬 반도체 소자의 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a flash semiconductor device, and in particular, after performing a recessed common source (RCS) process and an ashing process, a pattern is formed by a tensile stress caused by drying of the wet chemical during the SH process. The present invention relates to a method for manufacturing a flash semiconductor device capable of preventing this breaking phenomenon.

플래시 메모리는 전기적 데이터 고쳐 쓰기가 가능한 일종의 PROM(Programable ROM)이다. 이러한 플래시 메모리는 기억 정보가 전원이 꺼지더라도 없어지지 않으므로 비휘발성 메모리라 불리우며, 이 점에서 DRAM(Dynamic RAM)이나 SRAM(Static RAM) 등과 차이가 있다. Flash memory is a type of programmable ROM (PROM) that can rewrite electrical data. Such a flash memory is called a nonvolatile memory because the memory information does not disappear even when the power is turned off. In this regard, the flash memory is different from a DRAM (Dynamic RAM) and a Static RAM (SRAM).

플래시 메모리는 셀 어레이 체계에 따라, 비트 라인과 접지 사이에 셀이 병렬로 배치된 NOR형 구조와, 직렬로 배치된 NAND형 구조로 나눌 수 있다. 병렬 구조인 NOR형 플래시 메모리는 읽기 동작을 수행할 때 고속 랜덤 액세스가 가능하므로 보통 휴대폰 부팅용으로 널리 사용되고 있으며, 직렬 구조인 NAND형 플래시 메모리는 읽기 속도는 느리지만 쓰기 속도가 빨라 보통 데이터 저장용에 적합하고 또 한 소형화에 유리하다는 장점을 가지고 있다. Flash memory may be divided into a NOR-type structure in which cells are arranged in parallel between a bit line and ground, and a NAND-type structure in series, according to a cell array scheme. NOR flash memory, which is a parallel structure, is widely used for booting a mobile phone because high-speed random access is possible when performing a read operation.NAND flash memory, which is a serial structure, is generally used for data storage because of a slow reading speed but a fast writing speed. It also has the advantage that it is suitable for miniaturization and advantageous to miniaturization.

또한, 플래시 메모리는 단위 셀의 구조에 따라, 스택 게이트형과 스플릿트 게이트형으로 나뉠 수 있으며, 전하 저장층의 형태에 따라 플로팅 게이트 소자 및 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) 소자로 구분될 수도 있다. In addition, the flash memory may be classified into a stack gate type and a split gate type according to the unit cell structure, and may be divided into a floating gate device and a silicon-oxide-nitride-oxide-silicon (SONOS) device according to the shape of the charge storage layer. It may be distinguished.

이 중에서 플로팅 게이트 소자는 통상 그 주위가 절연체로 둘러 싸여진 다결정 실리콘으로 형성된 플로팅 게이트를 포함하고, 이 플로팅 게이트에 채널 핫 캐리어 주입(Channel Hot Carrier Injection) 또는 F-N 터널링(Fowler-Nordheim Tunneling)에 의해 전하가 주입 또는 방출됨으로써 데이터의 저장 및 소거가 이루어진다.Among them, the floating gate device typically includes a floating gate formed of polycrystalline silicon surrounded by an insulator, and the floating gate is charged by channel hot carrier injection or FN tunneling by Fowler-Nordheim Tunneling. Is injected or discharged to store and erase data.

한편, NOR형 구조의 플로팅 게이트 소자의 제조 과정은, 일반적으로 셀 문턱 전압을 조정하고, 플로팅 게이트, 게이트간 절연막[예컨대, ONO(Oxide-Nitride-Oxide)막] 및 콘트롤 게이트로 구성되는 스택 게이트 폴리를 형성하고, SAS(Self-Aligned Source) 공정을 통해 공통 소스 라인을 형성하는 방식으로 진행된다. On the other hand, in the manufacturing process of the NOR-type floating gate device, a cell gate voltage is generally adjusted, and a stack gate composed of a floating gate, an inter-gate insulating film (for example, an oxide-nitride-oxide (ONO) film) and a control gate. Forming a poly, and proceeds to form a common source line through a Self-Aligned Source (SAS) process.

여기서, SAS 기술은 워드 라인 방향으로 셀 사이즈를 축소하기 위한 것인데, 게이트 전극용 폴리실리콘층, 실리콘 기판 및 필드 산화막의 식각 선택비를 이용하여 필드 산화막을 식각한 후, 불순물 이온 주입 공정을 통해 공통 소스 라인(Common Source Line)을 형성하는 기술을 말한다.Here, the SAS technology is to reduce the cell size in the word line direction. The field oxide film is etched using the etch selectivity of the polysilicon layer for the gate electrode, the silicon substrate, and the field oxide film, and is then common through an impurity ion implantation process. Refers to a technology for forming a source line.

도 1a 내지 도 1c를 참조하여, 종래의 SAS 공정을 간략히 설명하면 다음과 같다. 1A to 1C, a brief description of a conventional SAS process is as follows.

먼저, 도 1a에 도시된 바와 같이, 산화막(30)이 갭필된 트렌치(20)를 형성한 후, 트렌치(20)의 양측으로 게이트 폴리(10)를 형성한다. First, as shown in FIG. 1A, after forming the trench 20 in which the oxide film 30 is gapfilled, the gate poly 10 is formed on both sides of the trench 20.

게이트 폴리(10)를 형성하기 위해서는, 먼저 터널 산화막(tunnel oxide; 11)을 형성한다. 이후, 폴리 실리콘을 이용하여 터널 산화막(11) 위에 플로팅 게이트(12)를 형성하고, 인터폴리(interpoly) 절연막으로서 ONO(Oxide-Nitride-Oxide)막(13)을 형성한다. 이어서, 폴리 실리콘막을 이용하여 컨트롤 게이트(14)를 형성한다. In order to form the gate poly 10, a tunnel oxide 11 is first formed. Thereafter, a floating gate 12 is formed on the tunnel oxide film 11 using polysilicon, and an oxide-nitride-oxide (ONO) film 13 is formed as an interpoly insulating film. Subsequently, the control gate 14 is formed using a polysilicon film.

터널 산화막(11), 플로팅 게이트(12), ONO막(13) 및 콘트롤 게이트(14)는 하나의 게이트 폴리(10)로서 형성되며, 메모리 소자의 비트 라인 방향으로 수개의 게이트 폴리가 소정의 간격을 두고 형성된다. The tunnel oxide film 11, the floating gate 12, the ONO film 13, and the control gate 14 are formed as one gate poly 10, and several gate poly in the bit line direction of the memory element are spaced at predetermined intervals. Is formed.

게이트 폴리(10)가 형성된 후, 도 1b에 도시된 바와 같이, 게이트 폴리(10) 사이의 트렌치(20)에 갭필된 산화막(30)에 대해 식각을 수행하여 RCS 영역을 형성한다. After the gate poly 10 is formed, as illustrated in FIG. 1B, an RCS region is formed by etching the oxide film 30 gap-filled in the trenches 20 between the gate poly 10.

RCS 영역(31, 32)을 형성하기 위해서, 게이트 폴리(10)가 형성된 기판(1) 상에 공통 소스 라인을 형성하지 않는 다른 기판 영역을 마스킹하는 포토레지스트 패턴(40)을 형성한다. In order to form the RCS regions 31 and 32, a photoresist pattern 40 is formed on the substrate 1 on which the gate poly 10 is formed to mask another substrate region that does not form a common source line.

그리고, 콘트롤 게이트(14)로 형성된 폴리 실리콘 및 포토레지스트 패턴(40)을 식각 마스크로 하여, 트렌치(20)에 도포된 산화막(30)을 제거한다. 산화막이 제거되면, 트렌치가 움푹 패인 형태의 공통 소스 영역으로서 노출된다. 노출된 트렌치(20)를 포함한 기판(1) 표면에 도펀트를 이온 주입(implantation)하여 불순물 확산층(도시하지 않음)을 형성함으로써 공통 소스 영역인 RCS 영역(31, 32)을 형성 한다(도 1c 참조).The oxide film 30 applied to the trench 20 is removed using the polysilicon and the photoresist pattern 40 formed by the control gate 14 as an etching mask. When the oxide film is removed, the trench is exposed as a common source region in the form of a depression. Dopants are implanted into the surface of the substrate 1 including the exposed trenches 20 to form impurity diffusion layers (not shown) to form RCS regions 31 and 32 which are common source regions (see FIG. 1C). ).

공통 소스 영역으로서의 RCS 영역(31, 32)을 형성한 후, 공통 소스 라인을 형성하지 않는 다른 기판 영역을 마스킹한 포토레지스트 패턴(40)을 제거하기 위해 O₂ 또는 H₂플라즈마를 이용하여 에싱 공정을 수행한다. 다음으로, 에싱 공정 후 제거되지 않고 남은 포토레지스트 및 입자를 제거하기 위해 SH 공정을 실시한다. After forming the RCS regions 31 and 32 as the common source region, an ashing process using an O ₂ or H ₂ plasma to remove the photoresist pattern 40 masking another substrate region that does not form the common source line. Do this. Next, an SH process is performed to remove the photoresist and particles remaining after the ashing process.

그러나, 이러한 SH 공정 진행 중, 도 2에 화살표로 도시된 바와 같이 젖은 화학약품(50)이 건조되면서 모세관 현상에 의해 응력이 발생한다. 트렌치 영역을 포함하는 게이트 폴리의 깊이는 약 6000nm 가 되므로, 이러한 부분에는 적은 응력이 작용하더라도 게이트 폴리 패턴이 파괴될 수 있다. 도 3은 이러한 원인으로 게이트 폴리 패턴이 파괴된 상태를 나타내는 사진이다. However, during the SH process, as the wet chemicals 50 are dried as shown by arrows in FIG. 2, stress is generated by the capillary phenomenon. Since the depth of the gate poly including the trench region is about 6000 nm, the gate poly pattern may be destroyed even if less stress is applied to this portion. 3 is a photograph showing a state in which a gate poly pattern is destroyed due to this cause.

이와 같이, 게이트 폴리 패턴이 파괴되는 현상은 거의 매 lot시 마다 관찰되고 있으며, 파괴된 패턴은 전기적 작동을 할 수 없으므로 전체 생산 수율을 저하시키게 된다.As such, a phenomenon in which the gate poly pattern is destroyed is observed almost every lot, and the broken pattern is incapable of electrical operation, thereby lowering the overall production yield.

따라서, 본 발명의 목적은 RCS 공정 및 에싱 공정을 실시하고 난 후, SH 공정 진행 중에 젖은 화학약품이 건조되면서 모세관 현상에 의해 생기는 인장 응력에 의해 게이트 폴리 패턴이 파괴되는 현상을 방지할 수 있는 플래쉬 반도체 소자의 제조 방법을 제공하는 것이다. Therefore, an object of the present invention, after performing the RCS process and the ashing process, during the SH process, the wet chemical is dried while preventing the gate poly pattern is destroyed by the tensile stress caused by the capillary phenomenon It is to provide a method for manufacturing a semiconductor device.

본 발명의 플래쉬 반도체 소자의 제조방법은 STI 방법을 이용하여 반도체 기판 상에 트렌치를 형성하는 단계; 상기 트렌치에 산화막을 충전하여 소자분리막을 형성하는 단계; 상기 소자분리막이 형성된 상기 반도체 기판상에 터널 산화막, 플로팅 게이트, ONO막 및 콘트롤 게이트로 구성된 하나 이상의 게이트 폴리를 형성하는 단계; 상기 소자분리막 이외의 영역에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 트렌치에 충전된 산화막을 식각하여 RCS 영역을 형성하는 단계; 상기 RCS 영역에 대해 도펀트를 이온주입하는 단계; 상기 트렌치를 절연물질로 충전하는 단계; 상기 포토레지스트 패턴을 에싱하여 제거하는 단계를 포함하는 것을 특징으로 한다. A method of manufacturing a flash semiconductor device of the present invention includes forming a trench on a semiconductor substrate using an STI method; Filling an oxide layer in the trench to form an isolation layer; Forming at least one gate poly including a tunnel oxide film, a floating gate, an ONO film, and a control gate on the semiconductor substrate on which the device isolation film is formed; Forming a photoresist pattern in a region other than the device isolation film; Forming an RCS region by etching the oxide film filled in the trench using the photoresist pattern as an etching mask; Implanting a dopant into the RCS region; Filling the trench with an insulating material; And etching the photoresist pattern to remove the photoresist pattern.

또한, 상기 절연물질은 SiN인 것을 특징으로 한다. In addition, the insulating material is characterized in that the SiN.

또한, 상기 에싱하여 제거하는 단계는 O₂ 또는 H₂ 플라즈마 가스를 이용하여 수행되는 것을 특징으로 한다.In addition, the step of removing by ashing is characterized in that it is carried out using O ₂ or H ₂ plasma gas.

본 발명의 플래쉬 반도체 소자의 제조 방법에 따르면, RCS 공정 및 에싱 공정을 실시하고 난 후, SH 공정 진행 중에 젖은 화학약품이 건조되면서 모세관 현상에 의해 생기는 인장 응력에 의해 게이트 폴리 패턴이 파괴되는 현상을 방지할 수 있다. According to the method of manufacturing a flash semiconductor device of the present invention, after performing the RCS process and the ashing process, the gate poly pattern is destroyed by the tensile stress caused by the capillary phenomenon while the wet chemical is dried during the SH process. It can prevent.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다. 여기서 각 도면의 구성요소들에 대해 참조부호를 부가함에 있어서 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호로 표기되었음에 유의하여야 한다.Hereinafter, the configuration and operation of the preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings. Here, in adding reference numerals to the elements of each drawing, it should be noted that the same elements are denoted by the same reference numerals as much as possible even if they are shown in different drawings.

이하에서는, SH 공정 중에 게이트 폴리 패턴이 파괴되는 것을 방지하기 위한 본 발명의 플래쉬 반도체 소자의 제조방법을 도 4a 내지 도4h를 참조하여 설명하기로 한다.Hereinafter, a method of manufacturing the flash semiconductor device of the present invention for preventing the gate poly pattern from being destroyed during the SH process will be described with reference to FIGS. 4A to 4H.

먼저, 도 4a에 도시된 바와 같이, STI(Shallow Trench Isolation)방법으로 반도체 기판(110) 상에 트렌치(120)를 형성한다. First, as shown in FIG. 4A, the trench 120 is formed on the semiconductor substrate 110 by a shallow trench isolation (STI) method.

다음에, 도 4b에 도시된 바와 같이, 상기 트렌치(120)에 산화막(130)을 충전하여 소자분리막을 형성한다.Next, as shown in FIG. 4B, the trench 120 is filled with an oxide film 130 to form an isolation layer.

다음에, 도 4c에 도시된 바와 같이, 상기 소자분리막이 형성된 상기 반도체 기판(110) 상에 터널 산화막(141), 플로팅 게이트(142), ONO막(143) 및 콘트롤 게이트로(144) 구성된 게이트 폴리(140)를 트렌치(120) 양측에 형성한다. Next, as shown in FIG. 4C, a gate oxide 141, a floating gate 142, an ONO film 143, and a control gate 144 are formed on the semiconductor substrate 110 on which the device isolation film is formed. The poly 140 is formed on both sides of the trench 120.

다음에, 도 4d에 도시된 바와 같이, 상기 소자분리막 이외의 영역에 포토레지스트 패턴(150)을 형성한다. Next, as shown in FIG. 4D, the photoresist pattern 150 is formed in a region other than the device isolation film.

다음에, 도 4e에 도시된 바와 같이, 상기 포토레지스트 패턴(150)을 식각마스크로 상기 트렌치 내에 충전된 산화막(130)을 식각하여 RCS 영역을 형성한다. Next, as shown in FIG. 4E, the oxide layer 130 filled in the trench is etched using the photoresist pattern 150 as an etch mask to form an RCS region.

다음에, 도 4f에 도시된 바와 같이, 상기 RCS 영역에 대해 도펀트를 이온주 입하여 불순물 확산층을 형성함으로써 공통 소스 영역인 RCS 영역(161, 162)을 형성한다. Next, as shown in FIG. 4F, dopants are implanted into the RCS region to form an impurity diffusion layer to form RCS regions 161 and 162 serving as common source regions.

종래에 RCS 영역을 형성한 후, 포토레지스트를 제거하기 위해 에싱 공정 및 SH 공정을 수행하던 것과 달리, 본 발명에서는 상기 RCS 영역(161, 162)을 형성한 후 포토레지스트(150)를 제거하기 전에, 도 4g에 도시된 바와 같이 트렌치(120)를 절연물질, 예를 들어 SiN(실리콘 질화막; 170)으로 충전한다. Unlike the prior art, after forming the RCS region and then performing the ashing process and the SH process to remove the photoresist, in the present invention, after the RCS regions 161 and 162 are formed, the photoresist 150 is removed. As shown in FIG. 4G, the trench 120 is filled with an insulating material, for example, SiN (silicon nitride film) 170.

트렌치에 SiN(170)이 충전됨으로써, 인접하는 게이트 폴리 사이의 깊이는 트렌치(120)의 깊이만큼 줄어들게 되고, 이러한 상태에서는 이후에 SH 공정을 수행하더라도 모세관 현상에 의한 응력에 충분히 견딜 수 있게 된다. 따라서, 게이트 폴리(140) 패턴이 파괴되지 않는다.Since the trench is filled with SiN 170, the depth between adjacent gate polys is reduced by the depth of the trench 120, and in this state, even after the SH process is performed, the depth can be sufficiently tolerated by the capillary phenomenon. Thus, the gate poly 140 pattern is not destroyed.

종래의 경우에는, 에싱 공정 및 SH 공정을 수행한 후 후속 공정에서 트렌치를 SiN으로 충전하는 공정이 이루어졌다. In the related art, after the ashing process and the SH process are performed, a process of filling the trench with SiN is performed in a subsequent process.

다음에, 도 4h에 도시된 바와 같이 포토레지스트 패턴(150)을 에싱하여 제거한다. 이후에는, 에싱 공정에 의해 제거되지 않고 남은 포트레지스트나 불순물을 제거하기 위해 SH 공정을 수행한다. Next, as shown in FIG. 4H, the photoresist pattern 150 is removed by ashing. Thereafter, the SH process is performed to remove the remaining pot resist or impurities that are not removed by the ashing process.

이와 같이, 본 발명에서는 에싱 공정 전에 트렌치를 SiN으로 충전함으로써, 높은 종횡비(aspect ratio)를 갖는 게이트 폴리 패턴의 종횡비가 줄어들게 되어, 이후의 에싱 공정에서 젖은 화학약품이 건조되면서 발생되는 인장 응력에 충분히 견딜 수 있게 된다. 따라서, 종래에 발생하였던 화학약품의 건조에 따른 패턴 파 괴 현상을 방지할 수 있다. As such, in the present invention, by filling the trench with SiN before the ashing process, the aspect ratio of the gate poly pattern having a high aspect ratio is reduced, which is sufficient for the tensile stress generated while the wet chemical is dried in the subsequent ashing process. I can endure it. Therefore, it is possible to prevent the pattern breakage caused by the drying of the chemicals that occurred in the prior art.

본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정 또는 변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention will be.

도 1a 내지 도 1c는 종래의 SAS 공정을 개략적으로 설명하는 도면.1A-1C schematically illustrate a conventional SAS process.

도 2는 SH 공정 진행 중 젖은 화학약품이 건조되면서 모세관 현상에 의해 발생되는 응력을 나타내는 도면.Figure 2 is a view showing the stress caused by the capillary phenomenon while the wet chemical drying during the SH process.

도 3은 모세관 현상에 의한 응력에 의해 게이트 폴리가 파괴된 상태를 나타내는 사진. 3 is a photograph showing a state in which a gate poly is destroyed by stress caused by a capillary phenomenon.

도 4a 내지 도 4h는 본 발명에 따른 플래쉬 반도체 소자의 제조방법을 순차적으로 나타내는 도면.4A to 4H are views sequentially showing a method of manufacturing a flash semiconductor device according to the present invention.