patents.google.com

KR20000022517A - 정밀 밴드갭 기준 회로 - Google Patents

  • ️Tue Apr 25 2000

KR20000022517A - 정밀 밴드갭 기준 회로 - Google Patents

정밀 밴드갭 기준 회로 Download PDF

Info

Publication number
KR20000022517A
KR20000022517A KR1019980710962A KR19980710962A KR20000022517A KR 20000022517 A KR20000022517 A KR 20000022517A KR 1019980710962 A KR1019980710962 A KR 1019980710962A KR 19980710962 A KR19980710962 A KR 19980710962A KR 20000022517 A KR20000022517 A KR 20000022517A Authority
KR
South Korea
Prior art keywords
transistor
terminal
drain
gate
circuit
Prior art date
1997-04-22
Application number
KR1019980710962A
Other languages
English (en)
Inventor
데이비드 수사크
Original Assignee
씨. 필립 채프맨
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
1997-04-22
Filing date
1998-04-22
Publication date
2000-04-25
1998-04-22 Application filed by 씨. 필립 채프맨, 마이크로칩 테크놀로지 인코포레이티드 filed Critical 씨. 필립 채프맨
2000-04-25 Publication of KR20000022517A publication Critical patent/KR20000022517A/ko

Links

  • 238000000034 method Methods 0.000 claims description 14
  • 230000035945 sensitivity Effects 0.000 claims description 3
  • 230000008878 coupling Effects 0.000 abstract description 6
  • 238000010168 coupling process Methods 0.000 abstract description 6
  • 238000005859 coupling reaction Methods 0.000 abstract description 6
  • 230000008569 process Effects 0.000 description 8
  • 230000008859 change Effects 0.000 description 2
  • 238000013459 approach Methods 0.000 description 1
  • 230000007423 decrease Effects 0.000 description 1
  • 238000010586 diagram Methods 0.000 description 1
  • 238000009792 diffusion process Methods 0.000 description 1
  • 238000012986 modification Methods 0.000 description 1
  • 230000004048 modification Effects 0.000 description 1
  • 229920000642 polymer Polymers 0.000 description 1

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

정밀 밴드갭 기준 회로는 다이오드/저항 결합(52A, 52B) 및 다이오드(50)에 각각 접속되는 양 및 음 입력 단자를 구비하는 연산 증폭기(34)를 사용한다. 이 회로는 또한 PTAT 전류로 바이어스되는 연산 증폭기에 의해 구동되는 출력단(64, 66)을 포함한다.

Description

정밀 밴드갭 기준 회로

도 1은 가장 일반적인 CMOS 밴드갭 기준 회로를 나타낸다. CMOS 밴드갭 기준 회로가 갖는 가장 큰 문제는 온도, 전원 전압, 및 공정 변화로 인하여 출력 기준 전압이 변한다는 것이다. 또한, 도 1로부터 알 수 있는 바와 같이, 기본 CMOS 밴드갭 기준 회로는 매우 낮은 이득을 가지며, 이는 저항/다이오드 결합 입력 및 다이오드 입력을 통해 에러를 유발시킨다. 기본 CMOS 밴드갭 기준 회로는 또한 불균형하다. 트랜지스터의 드레인 소스 전압이 다른데, 이는 한쪽에는 다이오드가 접속되어 있고 다른 한쪽에는 접속되지 않았기 때문이다.

따라서, 정밀 밴드갭 기준 회로의 필요성이 대두되었다. 정밀 밴드갭 기준 회로는 온도, 전원 전압, 및 공정 변화에 무관해야 한다. 정밀 밴드갭 기준 회로는 표준 CMOS 공정으로 제조되어야 한다. 정밀 밴드갭 기준 회로는 또한 저항/다이오드 결합 입력 및 다이오드 입력을 통한 에러를 최소화할 수 있도록 이득을 증가시켜야 한다. 또한, 정밀 밴드갭 기준 회로의 출력단은 절대 온도에 비례(PTAT)하는 전류로 바이어스되며, 이로써 적절히 제어되고(well controlled) 주위 조건 등에 무관한 밴드갭 기준 회로를 생성한다.

본 발명은 일반적으로 밴드갭 기준 회로(bandgap reference circuit)에 관한 것으로, 특히 온도, 전원 전압, 및 공정 변화에 무관한 정밀 밴드갭 기준 회로에 관한 것이다.

도 1은 종래의 밴드갭 기준 회로의 전기적인 개략도이다.

도 2는 본 발명의 밴드갭 기준 회로의 전기적인 개략도이다.

본 발명의 제 1 실시예에 있어서, 본 발명의 목적은 개선된 밴드갭 기준 회로를 제공하는 것이다.

본 발명의 다른 목적은 온도, 전원 전압, 및 공정 변화에 무관한 정밀 밴드갭 기준 회로를 제공하는 것이다.

본 발명의 또 다른 목적은 표준 CMOS 공정으로 제종되는 정밀 밴드갭 기준 회로를 제공하는 것이다.

본 발명의 또 다른 목적은 저항/다이오드 결합 입력 및 다이오드 입력을 통한 에러를 최소화할 수 있도록 이득을 증가시키는 정밀 밴드갭 기준 회로를 제공하는 것이다.

본 발명의 또 다른 목적은 절대 온도에 비례(PTAT)하는 전류로 바이어스됨으로써 적절히 제어되고 주위 조건 등에 무관한 밴드갭 기준 회로를 생성하는 출력단을 구비하는 정밀 밴드갭 기준 회로를 제공하는 것이다.

본 발명의 제 1 실시예에서는, 정밀 밴드갭 기준 회로가 개시된다. 정밀 밴드갭 기준 회로는 절대 온도에 비례하는(PTAT) 전류를 발생시키기 위한 입력 회로를 이용한다. PTAT 전류를 정확하게 전송시키는 연산 증폭기가 입력 회로에 접속된다. 연산 증폭기로 귀환 루프를 형성하고, 입력 회로에 의해 발생되어 연산 증폭기에 의하여 정확하게 전달되는 PTAT 전류를 출력하는 전류 미러 회로가 연산 증폭기 및 입력 회로에 접속된다. 입력 회로에 의하여 발생되어 연산 증폭기에 의하여 정확하게 전달되는 PTAT 전류를 수신하고, 거의 제로의 온도 상수를 갖는 기준 전압을 발생시키는 출력 기준 회로가 전류 미러 회로에 접속된다.

본 발명의 상기 및 다른 목적들, 특징들, 및 장점들은 첨부 도면을 참조하여 하기로부터, 특히 본 발명의 바람직한 실시예의 설명으로부터 명확해질 것이다.

도 1은 종래 CMOS 밴드갭 기준 회로(이후 회로라 명명함)(10)를 나타낸다. 회로(10)는 연산 증폭기(12)를 포함한다. 다이오드(14)가 연산 증폭기(12)의 플러스 단자에 접속되며, 저항/다이오드 결합(16)이 연산 증폭기(12)의 마이너스 입력에 접속된다. 상기 설명한 바와 같이, 회로(10)가 갖는 가장 큰 문제는 출력 기준 전압(VREF)이 온도, 전원 전압, 및 공정 변화로 인하여 변한다는 것이다. 또한, 연산 증폭기(12)는 매우 낮은 이득을 갖는데, 이는 다이오드(14) 입력단 뿐 아니라 저항/다이오드 결합(16) 입력단을 통하여 에러를 유발시킨다. 연산 증폭기(12)는 또한 불균형적이다. 연산 증폭기(12)내 트랜지스터(18, 20)의 드레인 소스의 전압이 다르고 전원 전압에 의해 변하여 에러를 유발시킨다.

도 2는 정밀 밴드갭 기준 회로(이후 회로라 명명함)(30)를 나타낸다. 회로(30)는 다수의 요소를 포함하며, 연산 증폭기(34)도 그 중의 하나이다. 전류 미러 회로(36)는 연산 증폭기(34)의 입력 및 출력 단자의 입력 및 출력 단자에 접속되어 귀환 루프를 형성한다. 전류 미러 회로(36)에 의해 형성된 귀환 루프는 연산 증폭기(34)의 입력 노드(N1, N2)에 흐르는 전류를 동일하게 한다. 이는 입력 회로(32)가 PTAT 전류를 발생시킬 수 있도록 한다. PTAT 전류는 연산 증폭기(34)에 전달된다. 연산 증폭기(34)는 PTAT 전류를 전류 미러 회로(36)에 정확하게 전달한다. 미러된 PTAT 전류는 기준 전압(즉, 본 실시예에서 제로의 온도 상수를 갖는 약 1.2V(즉, 밴드갭 전압))을 발생시키는 출력 회로(38)를 구동시키는 데에 이용된다.

연산 증폭기(34)는 3단자 연산 증폭기이다. 종래의 연산 증폭기(12)(도 1)와는 달리, 연산 증폭기(34)는 균형적이다. 본 발명의 바람직한 실시예에서, 연산 증폭기는 다섯 개의 CMOS 트랜지스터를 포함한다. 제 1 트랜지스터(40)는 연산 증폭기(34)의 플러스 입력으로서 사용되는 게이트 단자를 구비한다. 제 1 트랜지스터(40)의 소스 단자는 제 2 트랜지스터(42)의 소스 단자 뿐 아니라 전류 미러 회로(36)에 접속된다. 제 2 트랜지스터(42)의 게이트 단자는 연산 증폭기(34)의 마이너스 입력으로서 사용된다. 제 3 트랜지스터(44)는 제 1 트랜지스터(40)의 드레인 단자에 접속되는 드레인과, 제 1 트랜지스터(40) 및 제 3 트랜지스터(44)의 드레인 단자에 접속되는 게이트, 및 접지에 접속되는 소스 단자를 구비한다. 제 4 트랜지스터(46) 또한 드레인, 게이트, 및 소스 단자를 구비한다. 제 4 트랜지스터(46)의 드레인 단자는 제 2 트랜지스터(42)의 드레인 단자에 접속된다. 제 4 트랜지스터(46)의 게이트 단자는 제 3 트랜지스터(44)의 드레인 및 게이트 단자에 접속된다. 제 4 트랜지스터(46)의 소스 단자는 접지에 접속된다. 제 5 트랜지스터(48) 또는 드레인, 게이트, 및 소스 단자를 구비한다. 제 5 트랜지스터(48)의 드레인 단자는 전류 미러 회로(36)에 접속된다. 제 5 트랜지스터(48)의 게이트 단자는 제 4 트랜지스터(46) 및 제 2 트랜지스터(42)의 드레인 단자에 접속된다. 제 5 트랜지스터(48)의 소스 단자는 접지에 접속된다. 본 발명의 바람직한 실시예에서, 트랜지스터(40, 42)는 PMOS 트랜지스터이고, 트랜지스터(44, 46, 48)는 NMOS 트랜지스터이다.

트랜지스터(40, 42)의 게이트 단자는 연산 증폭기(34)의 입력 단자(N1, N2)로서 사용된다. 따라서, 트랜지스터(40, 42)의 두 게이트 단자는 또한 입력 회로(32)에 접속된다. 본 발명의 바람직한 실시예에서, 입력 회로(32)는 제 1 다이오드(50)를 포함한다. 제 1 다이오드(50)의 양극 단자는 제 1 트랜지스터(40)의 게이트에 접속된다. 제 1 다이오드(50)의 음극은 접지에 접속된다. 입력 회로(32)는 또한 저항/다이오드 결합(52)을 포함한다. 저항(52A)의 한쪽 단자는 제 2 트랜지스터(42)의 게이트 단자에 접속된다. 저항(52A)의 제 2 단자는 제 2 다이오드(52B)의 양극 단자에 접속된다. 제 1 다이오드(50)와 마찬가지로, 제 2 다이오드(52B)의 음극 단자는 접지에 접속된다.

이상적으로는, 연산 증폭기의 입력 노드(N1, N2)에서의 전압은 같아야 한다. 만일 전압이 거의 같다면, 본 실시예에서 다이오드(50, 52B)는, 저항(52A)을 통해 약 54㎷의 전압 강하가 이루어질 수 있는 크기로 제조되어야 한다. 이는 출력 회로(38)의 저항(64)과 다이오드(66)의 연속 결합을 통해 구동되는 PTAT 회로를 발생시킨다. 저항(64)과 다이오드(66)의 연속 결합은 제로의 온도 상수를 갖는 약 1.2V의 전압(즉, 밴드갭 전압)을 발생시킬 수 있는 크기로 제조되어야 한다.

트랜지스터(48)의 드레인 단자는 전류 미러 회로(36)의 다이오드 접속된 트랜지스터(54)에 접속되며, 이로써 바이어스 라인 노드(A) 위에 기준을 설정하게 된다. 연산 증폭기(34)의 출력을 전류 미러 회로(36)의 다이오드 접속된 트랜지스터(54)에 접속시킴으로써, 회로(30)는 전류 미러 회로(36)에 의하여 트랜지스터(54, 56, 58, 60, 62)에 균일하게 분배될 수 있는 적절히 제어된 전류를 발생시킨다. 이는 상기 언급한 트랜지스터들(즉, 트랜지스터(54, 56, 58, 60, 62))이 모두 동일한 크기이며 모두 같은 타입이라고 가정한 결과이다. 본 발명의 바람직한 실시예에서, 트랜지스터(54, 56, 58, 60, 62)는 PMOS 트랜지스터이다.

트랜지스터(54, 56, 58, 60, 62)를 포함하는 적절히 제어된 전류 미러를 구비함으로써, 트랜지스터(56, 58)의 드레인 전류를 같게 한다. 이는 연산 증폭기(34)의 입력 노드(N1, N2)에서의 전압을 같게 한다. 만일 다이오드(50, 52B)가 저항(52A)을 통해 약 54㎷의 전압 강하가 이루어질 수 있는 크기로 제조된다면, PTAT 전류가 발생하며, 이는 출력 회로(38)의 적절한 크기의 저항(64) 및 다이오드(66) 직렬 결합을 통해 구동될 경우, 제로의 온도 상수를 갖는 약 1.2V의 밴드갭 전압을 발생시킬 것이다. 다이오드(52B)는 실질적으로 다이오드(50) 보다 더 크게 제조됨을 주목하자. 만일 다이오드(52B)가 다이오드(50) 보다 실질적으로 더 크게 제조되지 않는다면, 귀환 루프를 안정화시키는 충분한 양의 음귀환이 일어나지 못하게 된다.

상기 설명한 바와 같이, 적절히 제어된 전류는 또한 트랜지스터(54, 60)를 통해 미러된다. 트랜지스터(54, 60)를 통한 전류가 거의 같기 때문에, 트랜지스터(44, 46, 48)는 트랜지스터(46)의 드레인 소스 전압이 트랜지스터(44)의 드레인 소스 전압과 거의 같게 하는 크기로 제조된다. 이는 트랜지스터(46)의 드레인 게이트 전압이 거의 제로가 됨을 의미한다. 드레인 전압이 소스 전압에 가까워질수록, 트랜지스터(46)의 출력 임피던스는 에러를 야기하면서 상당히 감소한다.

회로(30)의 정밀도를 증가시키기 위해서는, 저항(52A, 64)은 유사한 타입의 저항(즉, 폴리머, 확산, 등)이어야 한다. 이는 저항(52A, 60)에서의 공정 변화를 없애며, 이로써 회로(30)의 정밀도를 증가시킨다.

회로(30)는 또한 캐스코드 회로(68)를 포함한다. 캐스코드 회로(68)는 전류 미러 회로(36) 및 출력 회로(38)에 접속된다. 캐스코드 회로(68)는 다섯 개의 트랜지스터(70, 72, 74, 76, 78)를 포함한다. 본 발명의 바람직한 실시예에서, 다섯 개의 트랜지스터(70, 72, 74, 76, 78)는 PMOS 트랜지스터이다.

각각의 트랜지스터(70, 72, 74, 76, 78)는 개별적으로 전류 미러 회로(36) 및 출력 회로(38)의 개별적인 트랜지스터에 직렬로 접속된다. 다섯 개의 트랜지스터(70, 72, 74, 76, 78)는 트랜지스터(70)가 트랜지스터(56)에 직렬로 접속될 수 있도록 접속된다. 따라서, 트랜지스터(70)의 소스 단자는 트랜지스터(56)의 드레인 단자에 접속되고, 트랜지스터(70)의 드레인 단자는 연산 증폭기(34)의 입력 단자(N1)에 접속된다. 유사한 방법으로, 트랜지스터(72)의 소스 단자는 트랜지스터(58)의 드레인 단자에 접속되고, 트랜지스터(72)의 드레인 단자는 연산 증폭기(34)의 입력 단자(N2)에 접속된다. 트랜지스터(74)는, 트랜지스터(74)의 소스 단자가 트랜지스터(60)의 드레인 단자에 접속되고, 트랜지스터(74)의 드레인 단자가 연산 증폭기(34)에 접속되도록, 트랜지스터(60)에 접속된다. 출력 회로(38)의 트랜지스터(62)는 트랜지스터(76)에 직렬로 접속된다. 트랜지스터(76)의 소스 단자는 트랜지스터(62)의 드레인 단자에 접속되며, 트랜지스터(76)의 드레인 단자는 출력 회로(38)의 저항(64)에 접속된다. 트랜지스터(78)는 트랜지스터(54)에 직렬로 접속되는 다이오드 결합된 트랜지스터이다. 트랜지스터(78)의 소스 단자는 트랜지스터(54)의 게이트 및 드레인 단자에 접속되고, 트랜지스터(78)의 드레인 단자는 트랜지스터(78)의 게이트 단자 및 연산 증폭기(34)에 접속된다. 다섯 개의 트랜지스터(70, 72, 74, 76, 78)의 게이트는 모두 함께 접속된다.

캐스코드 회로(68)는 트랜지스터(54, 56, 58, 60, 62)의 출력 임피던스를 상당히 증가시킨다. 이는 연산 증폭기를 선회하는 귀환 루프의 전체 이득을 증가시킨다. 이는 또한 회로(30)의 전압 감도를 최소화한다. 따라서, VREF가 되는 트랜지스터(62) 뿐 아니라 트랜지스터(54, 56, 58, 60)의 전류는, 전원 전압(Vdd)이 변하더라도, 전원 전압의 함수로서 변하지 않는다.

본 발명이 특히 바람직한 실시예에 대해 도시되고 설명되기는 하였지만, 이 분야에 종사하는 사람이라면 형태 및 세부사항에 있어서 상술한 그리고 다른 변형이 본 발명의 원리 및 범위를 벗어나지 않으면서 이루어질 수 있음을 알 수 있을 것이다.

Claims (26)

  1. PTAT 전류를 발생시키는 입력 회로와;

    상기 PTAT 전류를 수신하고 정확하게 전달하며, 상기 입력 회로에 접속되는 연산 증폭기 회로와;

    상기 연산 증폭기로 귀환 루프를 형성하며, 상기 입력 회로에 의해 발생되어 상기 연산 증폭기에 의하여 정확하게 전달되는 PTAT 전류를 출력하고, 상기 연산 증폭기 및 상기 입력 회로에 접속되는 전류 미러 회로; 및

    상기 입력 회로에 의하여 발생되어 상기 연산 증폭기에 의하여 정확하게 전달되는 상기 PTAT 전류를 수신하고, 거의 제로의 온도 상수를 갖는 기준 전압을 발생시키며, 상기 전류 미러 회로에 접속되는 출력 기준 회로를 포함하여 구성되는 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  2. 제 1 항에 있어서, 상기 입력 회로는,

    상기 전류 미러 회로 및 상기 연산 증폭기의 제 1 입력 단자에 접속되는 제 1 다이오드와;

    상기 전류 미러 회로 및 상기 연산 증폭기의 제 2 단자에 접속되는 저항; 및

    상기 저항에 직렬로 접속되는 제 2 다이오드로 구성되는 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  3. 제 2 항에 있어서, 상기 제 2 다이오드는 상기 귀환 루프를 안정화시키기 위하여 음 귀환을 발생시키도록 상기 제 1 다이오드보다 더 큰 크기로 제조되는 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  4. 제 1 항에 있어서, 상기 전류 미러 회로는,

    드레인, 게이트 및 소스 단자를 구비하는 다이오드 결합된 제 1 트랜지스터로, 상기 제 1 트랜지스터의 상기 소스 단자는 전원 전압원에 접속되고, 상기 제 1 트랜지스터의 상기 게이트 단자는 상기 제 1 트랜지스터의 상기 드레인 단자에 접속되며, 상기 제 1 트랜지스터의 상기 드레인 단자는 상기 연산 증폭기에 접속되는 제 1 트랜지스터와;

    드레인, 게이트 및 소스 단자를 구비하는 제 2 트랜지스터로, 상기 제 2 트랜지스터의 상기 소스 단자는 상기 전원 전압원에 접속되고, 상기 제 2 트랜지스터의 상기 게이트 단자는 상기 제 1 트랜지스터의 상기 게이트 단자에 접속되며, 상기 제 2 트랜지스터의 상기 드레인 단자는 상기 연산 증폭기의 제 1 입력 단자에 접속되는 제 2 트랜지스터와;

    드레인, 게이트 및 소스 단자를 구비하는 제 3 트랜지스터로, 상기 제 3 트랜지스터의 상기 소스 단자는 상기 전원 전압원에 접속되고, 상기 제 3 트랜지스터의 상기 게이트 단자는 상기 제 1 트랜지스터의 상기 게이트 단자에 접속되며, 상기 제 3 트랜지스터의 상기 드레인 단자는 상기 연산 증폭기의 제 2 입력 단자에 접속되는 제 3 트랜지스터; 및

    드레인, 게이트 및 소스 단자를 구비하는 제 4 트랜지스터로, 상기 제 4 트랜지스터의 상기 소스 단자는 상기 전원 전압원에 접속되고, 상기 제 4 트랜지스터의 상기 게이트 단자는 상기 제 1 트랜지스터의 상기 게이트 단자에 접속되며, 상기 제 4 트랜지스터의 상기 드레인 단자는 상기 연산 증폭기에 접속되는 제 4 트랜지스터로 구성되는 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  5. 제 4 항에 있어서, 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터, 및 상기 제 4 트랜지스터는 모두 같은 크기로 제조되는 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  6. 제 4 항에 있어서, 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터, 및 상기 제 4 트랜지스터는 모두 PMOS 트랜지스터인 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  7. 제 1 항에 있어서, 상기 출력 기준 회로는,

    드레인, 게이트 및 소스 단자를 구비하며, 상기 소스 단자는 상기 전원 전압원에 접속되고 상기 게이트 단자는 상기 전류 미러 회로에 접속되는 트랜지스터와;

    상기 트랜지스터의 상기 드레인 단자에 접속되는 저항; 및

    상기 저항에 직렬로 접속되는 다이오드를 포함하여 구성되는 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  8. 제 7 항에 있어서, 상기 트랜지스터는 PMOS 트랜지스터인 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  9. 제 1 항에 있어서, 상기 연산 증폭기는,

    드레인, 게이트 및 소스 단자를 구비하는 제 1 트랜지스터로, 상기 제 1 트랜지스터의 상기 소스 단자는 상기 전류 미러 회로에 접속되고, 상기 제 1 트랜지스터의 상기 게이트 단자는 상기 입력 회로에 접속되는 제 1 트랜지스터와;

    드레인, 게이트 및 소스 단자를 구비하는 제 2 트랜지스터로, 상기 제 2 트랜지스터의 상기 소스 단자는 상기 전류 미러 회로 및 상기 제 1 트랜지스터의 상기 소스 단자에 접속되며, 상기 제 2 트랜지스터의 상기 게이트 단자는 상기 입력 회로에 접속되는 제 2 트랜지스터와;

    드레인, 게이트 및 소스 단자를 구비하는 제 3 트랜지스터로, 상기 제 3 트랜지스터의 상기 드레인 단자는 상기 제 1 트랜지스터의 상기 드레인 단자에 접속되고, 상기 제 3 트랜지스터의 상기 게이트 단자는 상기 제 1 트랜지스터 및 상기 제 3 트랜지스터의 상기 드레인 단자에 접속되며, 상기 제 3 트랜지스터의 상기 소스 단자는 접지에 접속되는 제 3 트랜지스터와;

    드레인, 게이트 및 소스 단자를 구비하는 제 4 트랜지스터로, 상기 제 4 트랜지스터의 상기 드레인 단자는 상기 제 2 트랜지스터의 상기 드레인 단자에 접속되며, 상기 제 4 트랜지스터의 상기 게이트 단자는 상기 제 3 트랜지스터의 상기 게이트 단자 및 상기 드레인 단자에 접속되며, 상기 제 4 트랜지스터의 상기 소스 단자는 접지에 접속되는 제 4 트랜지스터; 및

    드레인, 게이트 및 소스 단자를 구비하는 제 5 트랜지스터로, 상기 제 5 트랜지스터의 상기 드레인 단자는 상기 전류 미러 회로에 접속되고, 상기 제 5 트랜지스터의 상기 게이트 단자는 상기 제 4 트랜지스터의 상기 드레인 단자 및 상기 제 2 트랜지스터의 상기 드레인 단자에 접속되며, 상기 제 5 트랜지스터의 상기 소스 단자는 접지에 접속되는 제 5 트랜지스터를 포함하여 구성되는 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  10. 제 9 항에 있어서 상기 연산 증폭기의 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 PMOS 트랜지스터인 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  11. 제 9 항에 있어서, 상기 연산 증폭기의 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 및 상기 제 5 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  12. 제 9 항에 있어서, 상기 연산 증폭기의 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 및 상기 제 5 트랜지스터는 상기 연산 증폭기의 상기 제 4 트랜지스터의 드레인 소스 전압이 상기 연산 증폭기의 상기 제 3 트랜지스터의 드레인 소스 전압과 거의 같게 하는 크기로 제조되는 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  13. 제 1 항에 있어서, 상기 연산 증폭기를 선회하는 상기 귀환 루프의 전체 이득을 증가시키기 위하여, 그리고 상기 정밀 밴드갭 기준 회로의 전압 감도를 최소화기 위하여, 상기 전류 미러 회로 및 상기 출력 기준 회로에 접속되는 캐스코드 회로를 더 포함하는 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  14. 제 13 항에 있어서, 상기 캐스코드 회로는,

    드레인, 게이트 및 소스 단자를 구비하는 제 1 트랜지스터로, 상기 제 1 트랜지스터의 상기 소스 단자는 상기 전류 미러 회로에 접속되고, 상기 제 1 트랜지스터의 상기 드레인 단자는 상기 입력 회로에 접속되는 제 1 트랜지스터와;

    드레인, 게이트 및 소스 단자를 구비하는 제 2 트랜지스터로, 상기 제 2 트랜지스터의 상기 소스 단자는 상기 전류 미러 회로에 접속되고, 상기 제 2 트랜지스터의 상기 게이트 단자는 상기 제 1 트랜지스터의 상기 게이트 단자에 접속되며, 상기 제 2 트랜지스터의 상기 드레인 단자는 상기 입력 회로에 접속되는 제 2 트랜지스터와;

    드레인, 게이트 및 소스 단자를 구비하는 제 3 트랜지스터로, 상기 제 3 트랜지스터의 상기 소스 단자는 상기 전류 미러 회로에 접속되고, 상기 제 3 트랜지스터의 상기 게이트 단자는 상기 제 2 트랜지스터의 상기 게이트 단자에 접속되며, 상기 제 3 트랜지스터의 상기 드레인 단자는 상기 연산 증폭기에 접속되는 제 3 트랜지스터와;

    드레인, 게이트 및 소스 단자를 구비하는 제 4 트랜지스터로, 상기 제 4 트랜지스터의 상기 소스 단자는 상기 출력 기준 회로에 접속되고, 상기 제 4 트랜지스터의 상기 게이트 단자는 상기 제 3 트랜지스터의 상기 게이트 단자에 접속되며, 상기 제 4 트랜지스터의 상기 드레인 단자는 상기 출력 기준 회로에 접속되는 제 4 트랜지스터; 및

    드레인, 게이트 및 소스 단자를 구비하는 제 5 트랜지스터로, 상기 제 5 트랜지스터의 상기 소스 단자는 상기 전류 미러 회로에 접속되고, 상기 제 5 트랜지스터의 상기 게이트 단자는 상기 제 4 트랜지스터의 상기 게이트 단자 및 상기 제 5 트랜지스터의 상기 드레인 단자에 접속되며, 상기 제 5 트랜지스터의 상기 드레인 단자는 상기 연산 증폭기에 접속되는 제 5 트랜지스터를 포함하여 구성되는 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  15. 제 14 항에 있어서, 상기 캐스코드 회로의 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 및 상기 제 5 트랜지스터는 PMOS 트랜지스터인 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  16. PTAT 전류를 수신하고 정확하게 전달하며 상기 입력 회로에 접속되는 연산 증폭기 회로로서,

    드레인, 게이트 및 소스 단자를 구비하는 제 1 트랜지스터로, 상기 제 1 트랜지스터의 상기 소스 단자는 전류 미러 회로에 접속되고, 상기 제 1 트랜지스터의 게이트 단자는 입력 회로에 접속되는 제 1 트랜지스터와,

    드레인, 게이트 및 소스 단자를 구비하는 제 2 트랜지스터로, 상기 제 2 트랜지스터의 상기 소스 단자는 상기 전류 미러 회로 및 상기 제 1 트랜지스터의 상기 소스 단자에 접속되고, 상기 제 2 트랜지스터의 상기 게이트 단자는 상기 입력 회로에 접속되는 제 2 트랜지스터와,

    드레인, 게이트 및 소스 단자를 구비하는 제 3 트랜지스터로, 상기 제 3 트랜지스터의 상기 드레인 단자는 상기 제 1 트랜지스터의 상기 드레인 단자에 접속되고, 상기 제 3 트랜지스터의 상기 게이트 단자는 상기 제 1 트랜지스터 및 상기 제 3 트랜지스터의 상기 드레인 단자에 접속되며, 상기 제 3 트랜지스터의 상기 소스 단자는 접지에 접속되는 제 3 트랜지스터와,

    드레인, 게이트 및 소스 단자를 구비하는 제 4 트랜지스터로, 상기 제 4 트랜지스터의 상기 드레인 단자는 상기 제 2 트랜지스터의 상기 드레인 단자에 접속되고, 상기 제 4 트랜지스터의 상기 게이트 단자는 상기 제 3 트랜지스터의 상기 게이트 단자 및 상기 드레인 단자에 접속되며, 상기 제 4 트랜지스터의 상기 소스 단자는 접지에 접속되는 제 4 트랜지스터와,

    드레인, 게이트 및 소스 단자를 구비하는 제 5 트랜지스터로, 상기 제 5 트랜지스터의 드레인 단자는 상기 전류 미러 회로에 접속되고, 상기 제 5 트랜지스터의 상기 게이트 단자는 상기 제 4 트랜지스터의 상기 드레인 단자 및 상기 제 2 트랜지스터의 상기 드레인 단자에 접속되며, 상기 제 5 트랜지스터의 소스 단자는 접지에 접속되는 제 5 트랜지스터로 구성되는 연산 증폭기 회로와;

    상기 PTAT 전류를 발생시키고, 상기 연산 증폭기 및 상기 전류 미러 회로에 접속되는 입력 회로로서,

    상기 전류 미러 회로 및 상기 연산 증폭기의 상기 제 1 트랜지스터의 상기 게이트 단자에 접속되는 제 1 다이오드와,

    상기 전류 미러 회로와 상기 연산 증폭기의 상기 제 2 트랜지스터의 상기 게이트 단자에 접속되는 제 1 저항, 및

    상기 제 1 저항에 직렬 접속되는 제 2 다이오드로 구성되는 입력 회로와;

    상기 연산 증폭기로 귀환 루프를 형성하고, 상기 입력 회로에 의해 발생되어 상기 연산 증폭기에 의하여 정확하게 전달되는 PTAT 전류를 출력하며, 상기 연산 증폭기 및 상기 입력 회로에 접속되는 전류 미러 회로와;

    상기 입력 회로에 의하여 발생되고 상기 연산 증폭기에 의하여 정확하게 전달되는 상기 PTAT 전류를 수신하고, 거의 제로의 온도 상수를 갖는 기준 전압을 발생시키며, 상기 전류 미러 회로에 접속되는 출력 기준 회로로서,

    드레인, 게이트 및 소스 단자를 구비하는 제 6 트랜지스터로, 상기 제 6 트랜지스터의 상기 소스 단자는 상기 전원 전압원에 접속되고 상기 제 6 트랜지스터의 상기 게이트 단자는 상기 전류 미러 회로에 접속되는 제 6 트랜지스터와, 상기 제 6 트랜지스터의 상기 드레인 단자에 접속되는 제 2 저항, 및

    상기 제 2 저항에 직렬로 접속되는 제 3 다이오드로 구성되는 출력 기준 회로를 포함하여 구성되는 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  17. 제 16 항에 있어서, 상기 전류 미러 회로는,

    드레인, 게이트 및 소스 단자를 구비하며 다이오드 결합된 제 7 트랜지스터로, 상기 제 7 트랜지스터의 상기 소스 단자는 상기 전원 전압원에 접속되고, 상기 제 7 트랜지스터의 상기 게이트 단자는 상기 제 7 트랜지스터의 상기 드레인 단자 및 상기 제 6 트랜지스터의 상기 게이트 단자에 접속되며, 상기 제 7 트랜지스터의 상기 드레인 단자는 상기 제 5 트랜지스터의 상기 드레인 단자에 접속되는 제 7 트랜지스터와;

    드레인, 게이트 및 소스 단자를 구비하는 제 8 트랜지스터로, 상기 제 8 트랜지스터의 상기 소스 단자는 상기 전원 전압원에 접속되고, 상기 제 8 트랜지스터의 상기 게이트 단자는 상기 제 7 트랜지스터의 상기 게이트 단자에 접속되며, 상기 제 8 트랜지스터의 상기 드레인 단자는 상기 제 1 다이오드 및 상기 제 1 트랜지스터의 상기 게이트 단자에 접속되는 제 8 트랜지스터와;

    드레인, 게이트 및 소스 단자를 구비하는 제 9 트랜지스터로, 상기 제 9 트랜지스터의 소스 단자는 상기 전원 전압원에 접속되고, 상기 제 9 트랜지스터의 상기 게이트 단자는 상기 제 7 트랜지스터의 상기 게이트 단자에 접속되며, 상기 제 9 트랜지스터의 상기 드레인 단자는 상기 제 1 저항 및 상기 제 2 트랜지스터의 상기 게이트 단자에 접속되는 제 9 트랜지스터; 및

    드레인, 게이트 및 소스 단자를 구비하는 제 10 트랜지스터로, 상기 제 10 트랜지스터의 상기 소스 단자는 상기 전원 전압원에 접속되고, 상기 제 10 트랜지스터의 상기 게이트 단자는 상기 제 7 트랜지스터의 상기 게이트 단자에 접속되며, 상기 제 10 트랜지스터의 상기 드레인 단자는 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 상기 소스 단자에 접속되는 제 10 트랜지스터로 구성되는 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  18. 제 16 항에 있어서, 상기 제 2 다이오드는 상기 귀환 루프를 안정화시키기 위하여 음 귀환을 발생시키도록 상기 제 1 다이오드보다 더 큰 크기로 제조되는 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  19. 제 16 항에 있어서, 상기 제 6 트랜지스터, 제 7 트랜지스터, 제 8 트랜지스터, 제 9 트랜지스터, 및 제 10 트랜지스터는 모두 같은 크기로 제조된 트랜지스터인 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  20. 제 19 항에 있어서, 상기 제 6 트랜지스터, 제 7 트랜지스터, 제 8 트랜지스터, 제 9 트랜지스터, 및 제 10 트랜지스터는 모두 PMOS 트랜지스터인 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  21. 제 16 항에 있어서, 상기 연산 증폭기의 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 PMOS 트랜지스터인 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  22. 제 16 항에 있어서, 상기 연산 증폭기의 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 및 상기 제 5 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  23. 제 22 항에 있어서, 상기 연산 증폭기의 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 및 상기 제 5 트랜지스터는 상기 연산 증폭기의 상기 제 4 트랜지스터의 드레인 소스 전압이 상기 연산 증폭기의 상기 제 3 트랜지스터의 드레인 소스 전압과 거의 같게 하는 크기로 제조되는 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  24. 제 16 항에 있어서, 상기 연산 증폭기를 선회하는 상기 귀환 루프의 전체 이득을 증가시키기 위하여, 그리고 상기 정밀 밴드갭 기준 회로의 전압 감도를 최소화기 위하여, 상기 전류 미러 회로 및 상기 출력 기준 회로에 접속되는 캐스코드 회로를 더 포함하는 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  25. 제 24 항에 있어서, 상기 캐스코드 회로는,

    드레인, 게이트 및 소스 단자를 구비하는 제 11 트랜지스터로, 상기 제 11 트랜지스터의 상기 소스 단자는 상기 제 8 트랜지스터의 상기 드레인 단자에 접속되고, 상기 제 11 트랜지스터의 상기 드레인 단자는 상기 입력 회로의 제1 다이오드 및 상기 제 1 트랜지스터의 상기 게이트 단자에 접속되는 제 11 트랜지스터와;

    드레인, 게이트 및 소스 단자를 구비하는 제 12 트랜지스터로, 상기 제 12 트랜지스터의 상기 소스 단자는 상기 제 9 트랜지스터의 상기 드레인 단자에 접속되고, 상기 제 12 트랜지스터의 상기 게이트 단자는 상기 제 11 트랜지스터의 상기 게이트 단자에 접속되며, 상기 제 12 트랜지스터의 상기 드레인 단자는 상기 입력 회로의 상기 제 2 저항에 접속되는 제 12 트랜지스터와;

    드레인, 게이트 및 소스 단자를 구비하는 제 13 트랜지스터로, 상기 제 13 트랜지스터의 소스 단자는 상기 제 10 트랜지스터의 상기 드레인 단자에 접속되고, 상기 제 13 트랜지스터의 상기 게이트 단자는 상기 제 12 트랜지스터의 상기 게이트 단자에 접속되며, 상기 제 13 트랜지스터의 상기 드레인 단자는 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 상기 소스 단자에 접속되는 제 13 트랜지스터와;

    드레인, 게이트 및 소스 단자를 구비하는 제 14 트랜지스터로, 상기 제 14 트랜지스터의 상기 소스 단자는 상기 제 6 트랜지스터의 상기 드레인 단자에 접속되고, 상기 제 14 트랜지스터의 상기 게이트 단자는 상기 제 13 트랜지스터의 상기 게이트 단자에 접속되며, 상기 제 14 트랜지스터의 상기 드레인 단자는 상기 출력 기준 회로의 상기 제 2 저항에 접속되는 제 14 트랜지스터; 및

    드레인, 게이트 및 소스 단자를 구비하는 제 15 트랜지스터로, 상기 제 15 트랜지스터의 상기 소스 단자는 상기 제 7 트랜지스터의 상기 드레인 및 게이트 단자에 접속되고, 상기 제 15 트랜지스터의 상기 게이트 단자는 상기 제 14 트랜지스터의 상기 게이트 단자 및 상기 제 15 트랜지스터의 상기 드레인에 접속되며, 상기 제 15 트랜지스터의 상기 드레인 단자는 상기 제 5 트랜지스터의 상기 드레인 단자에 접속되는 제 15 트랜지스터로 구성되는 것을 특징으로 하는 정밀 밴드갭 기준 회로.

  26. 제 25 항에 있어서, 상기 제 11 트랜지스터, 제 12 트랜지스터, 제 13 트랜지스터, 제 14 트랜지스터, 및 제 15 트랜지스터는 모두 PMOS 트랜지스터인 것을 특징으로 하는 정밀 밴드갭 기준 회로.

KR1019980710962A 1997-04-22 1998-04-22 정밀 밴드갭 기준 회로 KR20000022517A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/837,894 US5900773A (en) 1997-04-22 1997-04-22 Precision bandgap reference circuit
US8/837,894 1997-04-22

Publications (1)

Publication Number Publication Date
KR20000022517A true KR20000022517A (ko) 2000-04-25

Family

ID=25275732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980710962A KR20000022517A (ko) 1997-04-22 1998-04-22 정밀 밴드갭 기준 회로

Country Status (6)

Country Link
US (1) US5900773A (ko)
EP (1) EP0920658A4 (ko)
JP (1) JP2000513853A (ko)
KR (1) KR20000022517A (ko)
TW (1) TW407346B (ko)
WO (1) WO1998048334A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944283B2 (en) 2008-12-05 2011-05-17 Electronics And Telecommunications Research Institute Reference bias generating circuit
KR20170077191A (ko) * 2014-10-31 2017-07-05 알레그로 마이크로시스템스, 엘엘씨 증폭기 전류를 자기저항 요소로 통과시키는 자기장 센서 및 전자 회로

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075407A (en) * 1997-02-28 2000-06-13 Intel Corporation Low power digital CMOS compatible bandgap reference
US6028640A (en) * 1997-05-08 2000-02-22 Sony Corporation Current source and threshold voltage generation method and apparatus for HHK video circuit
US6018370A (en) * 1997-05-08 2000-01-25 Sony Corporation Current source and threshold voltage generation method and apparatus for HHK video circuit
JP3087838B2 (ja) * 1997-08-05 2000-09-11 日本電気株式会社 定電圧発生回路
FR2767207B1 (fr) * 1997-08-11 2001-11-02 Sgs Thomson Microelectronics Dispositif generateur de tension constante utilisant les proprietes de dependance en temperature de semi-conducteurs
US6052020A (en) * 1997-09-10 2000-04-18 Intel Corporation Low supply voltage sub-bandgap reference
US6181196B1 (en) * 1997-12-18 2001-01-30 Texas Instruments Incorporated Accurate bandgap circuit for a CMOS process without NPN devices
JP3156664B2 (ja) * 1998-03-25 2001-04-16 日本電気株式会社 基準電圧発生回路
GB9809438D0 (en) * 1998-05-01 1998-07-01 Sgs Thomson Microelectronics Current mirrors
US6265929B1 (en) * 1998-07-10 2001-07-24 Linear Technology Corporation Circuits and methods for providing rail-to-rail output with highly linear transconductance performance
US6100754A (en) * 1998-08-03 2000-08-08 Advanced Micro Devices, Inc. VT reference voltage for extremely low power supply
US6150872A (en) * 1998-08-28 2000-11-21 Lucent Technologies Inc. CMOS bandgap voltage reference
US6188270B1 (en) * 1998-09-04 2001-02-13 International Business Machines Corporation Low-voltage reference circuit
US6163216A (en) * 1998-12-18 2000-12-19 Texas Instruments Tucson Corporation Wideband operational amplifier
US6157245A (en) * 1999-03-29 2000-12-05 Texas Instruments Incorporated Exact curvature-correcting method for bandgap circuits
US6124754A (en) * 1999-04-30 2000-09-26 Intel Corporation Temperature compensated current and voltage reference circuit
US6400212B1 (en) * 1999-07-13 2002-06-04 National Semiconductor Corporation Apparatus and method for reference voltage generator with self-monitoring
US6225856B1 (en) * 1999-07-30 2001-05-01 Agere Systems Cuardian Corp. Low power bandgap circuit
GB9920081D0 (en) * 1999-08-24 1999-10-27 Sgs Thomson Microelectronics Current reference circuit
US6518833B2 (en) * 1999-12-22 2003-02-11 Intel Corporation Low voltage PVT insensitive MOSFET based voltage reference circuit
US6348832B1 (en) * 2000-04-17 2002-02-19 Taiwan Semiconductor Manufacturing Co., Inc. Reference current generator with small temperature dependence
US6466081B1 (en) * 2000-11-08 2002-10-15 Applied Micro Circuits Corporation Temperature stable CMOS device
US6566850B2 (en) 2000-12-06 2003-05-20 Intermec Ip Corp. Low-voltage, low-power bandgap reference circuit with bootstrap current
JP3660267B2 (ja) * 2001-04-13 2005-06-15 株式会社テーアンテー 照明灯用具
FR2825807B1 (fr) * 2001-06-08 2003-09-12 St Microelectronics Sa Dispositif de polarisation atopolarise a point de fonctionnement stable
US6563370B2 (en) 2001-06-28 2003-05-13 Maxim Integrated Products, Inc. Curvature-corrected band-gap voltage reference circuit
KR100468715B1 (ko) 2001-07-13 2005-01-29 삼성전자주식회사 높은 출력 임피던스와 큰 전류비를 제공하는 전류 반복기및 이를 구비하는 차동증폭기
US7112978B1 (en) 2002-04-16 2006-09-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7941675B2 (en) * 2002-12-31 2011-05-10 Burr James B Adaptive power control
DE10233526A1 (de) * 2002-07-23 2004-02-12 Infineon Technologies Ag Bandabstands-Referenzschaltung
US6661713B1 (en) 2002-07-25 2003-12-09 Taiwan Semiconductor Manufacturing Company Bandgap reference circuit
DE60220667D1 (de) * 2002-08-06 2007-07-26 Sgs Thomson Microelectronics Stromquelle
FR2845781B1 (fr) 2002-10-09 2005-03-04 St Microelectronics Sa Generateur de tension de type a intervalle de bande
FR2845767B1 (fr) * 2002-10-09 2005-12-09 St Microelectronics Sa Capteur numerique de temperature integre
US6853238B1 (en) * 2002-10-23 2005-02-08 Analog Devices, Inc. Bandgap reference source
US20040222842A1 (en) * 2002-11-13 2004-11-11 Owens Ronnie Edward Systems and methods for generating a reference voltage
US6774711B2 (en) * 2002-11-15 2004-08-10 Atmel Corporation Low power bandgap voltage reference circuit
US6747507B1 (en) * 2002-12-03 2004-06-08 Texas Instruments Incorporated Bias generator with improved stability for self biased phase locked loop
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7949864B1 (en) * 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7953990B2 (en) * 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
JP2004274207A (ja) * 2003-03-06 2004-09-30 Renesas Technology Corp バイアス電圧発生回路および差動増幅器
US6833751B1 (en) 2003-04-29 2004-12-21 National Semiconductor Corporation Leakage compensation circuit
US7524108B2 (en) * 2003-05-20 2009-04-28 Toshiba American Electronic Components, Inc. Thermal sensing circuits using bandgap voltage reference generators without trimming circuitry
US7199646B1 (en) * 2003-09-23 2007-04-03 Cypress Semiconductor Corp. High PSRR, high accuracy, low power supply bandgap circuit
US7692477B1 (en) 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7321225B2 (en) * 2004-03-31 2008-01-22 Silicon Laboratories Inc. Voltage reference generator circuit using low-beta effect of a CMOS bipolar transistor
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
US7562233B1 (en) 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
US7224210B2 (en) * 2004-06-25 2007-05-29 Silicon Laboratories Inc. Voltage reference generator circuit subtracting CTAT current from PTAT current
US7224209B2 (en) * 2005-03-03 2007-05-29 Etron Technology, Inc. Speed-up circuit for initiation of proportional to absolute temperature biasing circuits
JP2006244228A (ja) 2005-03-04 2006-09-14 Elpida Memory Inc 電源回路
US20060203883A1 (en) * 2005-03-08 2006-09-14 Intel Corporation Temperature sensing
US7511567B2 (en) * 2005-10-06 2009-03-31 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Bandgap reference voltage circuit
CN100456197C (zh) * 2005-12-23 2009-01-28 深圳市芯海科技有限公司 低温度系数带隙基准参考电压源
KR100788346B1 (ko) * 2005-12-28 2008-01-02 동부일렉트로닉스 주식회사 밴드 갭 기준전압 발생회로
ITVA20060034A1 (it) * 2006-06-16 2007-12-17 St Microelectronics Srl Metodo di generazione di una corrente di riferimento e relativo generatore retroazionato
JP4854393B2 (ja) * 2006-06-21 2012-01-18 三星電子株式会社 電圧発生回路
TW200819949A (en) * 2006-10-19 2008-05-01 Faraday Tech Corp Supply-independent biasing circuit
KR100790476B1 (ko) 2006-12-07 2008-01-03 한국전자통신연구원 저전압 밴드갭 기준전압 발생기
US8207787B2 (en) * 2008-08-20 2012-06-26 Semiconductor Components Industries, Llc Low-voltage operation constant-voltage circuit
EP2169824A1 (en) * 2008-09-25 2010-03-31 Moscad Design & Automation Sàrl A switched capacitor error amplifier circuit for generating a precision current reference or for use in a precision oscillator
US7705662B2 (en) * 2008-09-25 2010-04-27 Hong Kong Applied Science And Technology Research Institute Co., Ltd Low voltage high-output-driving CMOS voltage reference with temperature compensation
US8783949B2 (en) * 2009-11-17 2014-07-22 Atmel Corporation Self-calibrating, wide-range temperature sensor
EP2434366B1 (en) * 2010-09-27 2019-04-17 Semiconductor Energy Laboratory Co, Ltd. Reference current generating circuit, reference voltage generating circuit, and temperature detection circuit
FR2975512B1 (fr) * 2011-05-17 2013-05-10 St Microelectronics Rousset Procede et dispositif de generation d'une tension de reference ajustable de bande interdite
CN102622030B (zh) * 2012-04-05 2014-01-15 四川和芯微电子股份有限公司 具有温度补偿的电流源电路
US9823092B2 (en) 2014-10-31 2017-11-21 Allegro Microsystems, Llc Magnetic field sensor providing a movement detector
JP5925362B1 (ja) * 2015-04-20 2016-05-25 Ｓｉｍｐｌｅｘ Ｑｕａｎｔｕｍ株式会社 温度補償回路
RU181942U1 (ru) * 2018-04-12 2018-07-30 Акционерное общество "Научно-исследовательский институт молекулярной электроники" Источник тока, стабилизированный в широком диапазоне напряжения питания
CN114637366B (zh) * 2022-05-18 2022-08-23 成都本原聚能科技有限公司 与工艺、温度无关的检测电路、芯片及流明检测用途

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593208A (en) * 1984-03-28 1986-06-03 National Semiconductor Corporation CMOS voltage and current reference circuit
US5087830A (en) * 1989-05-22 1992-02-11 David Cave Start circuit for a bandgap reference cell
US4978868A (en) * 1989-08-07 1990-12-18 Harris Corporation Simplified transistor base current compensation circuitry
US5352973A (en) * 1993-01-13 1994-10-04 Analog Devices, Inc. Temperature compensation bandgap voltage reference and method
TW300348B (ko) * 1995-03-17 1997-03-11 Maxim Integrated Products
US5666046A (en) * 1995-08-24 1997-09-09 Motorola, Inc. Reference voltage circuit having a substantially zero temperature coefficient
US5614816A (en) * 1995-11-20 1997-03-25 Motorola Inc. Low voltage reference circuit and method of operation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944283B2 (en) 2008-12-05 2011-05-17 Electronics And Telecommunications Research Institute Reference bias generating circuit
KR20170077191A (ko) * 2014-10-31 2017-07-05 알레그로 마이크로시스템스, 엘엘씨 증폭기 전류를 자기저항 요소로 통과시키는 자기장 센서 및 전자 회로

Also Published As

Publication number Publication date
TW407346B (en) 2000-10-01
WO1998048334A1 (en) 1998-10-29
EP0920658A4 (en) 2000-07-12
EP0920658A1 (en) 1999-06-09
JP2000513853A (ja) 2000-10-17
US5900773A (en) 1999-05-04
WO1998048334A9 (en) 1999-04-01

Similar Documents

Publication Publication Date Title
KR20000022517A (ko) 2000-04-25 정밀 밴드갭 기준 회로
CN100527041C (zh) 2009-08-12 低偏移带隙电压参考
US7612606B2 (en) 2009-11-03 Low voltage current and voltage generator
US7071767B2 (en) 2006-07-04 Precise voltage/current reference circuit using current-mode technique in CMOS technology
US6563371B2 (en) 2003-05-13 Current bandgap voltage reference circuits and related methods
US4987379A (en) 1991-01-22 Operational amplifier circuit
EP1721386B1 (en) 2009-09-30 Differential stage voltage offset trim circuitry
JP5215995B2 (ja) 2013-06-19 超低電力アナログ補償回路
US4626770A (en) 1986-12-02 NPN band gap voltage reference
US6384586B1 (en) 2002-05-07 Regulated low-voltage generation circuit
KR100351184B1 (ko) 2002-08-30 초저전압 캐스코드 전류미러
US20060001413A1 (en) 2006-01-05 Proportional to absolute temperature voltage circuit
US5448158A (en) 1995-09-05 PTAT current source
US4906863A (en) 1990-03-06 Wide range power supply BiCMOS band-gap reference voltage circuit
US6242897B1 (en) 2001-06-05 Current stacked bandgap reference voltage source
US20070080740A1 (en) 2007-04-12 Reference circuit for providing a temperature independent reference voltage and current
US5483196A (en) 1996-01-09 Amplifier architecture and application thereof to a band-gap voltage generator
US4647841A (en) 1987-03-03 Low voltage, high precision current source
US5680037A (en) 1997-10-21 High accuracy current mirror
US5969574A (en) 1999-10-19 Low voltage current sense amplifier
US10310539B2 (en) 2019-06-04 Proportional to absolute temperature reference circuit and a voltage reference circuit
US7075281B1 (en) 2006-07-11 Precision PTAT current source using only one external resistor
US6859092B2 (en) 2005-02-22 Method and low voltage CMOS circuit for generating voltage and current references
US4814635A (en) 1989-03-21 Voltage translator circuit
KR0153049B1 (ko) 1998-12-15 정전류회로

Legal Events

Date Code Title Description
1998-12-22 PA0105 International application

Patent event date: 19981222

Patent event code: PA01051R01D

Comment text: International Patent Application

2000-04-25 PG1501 Laying open of application
2004-07-20 PC1203 Withdrawal of no request for examination
2004-07-20 WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid