KR200203132Y1 - Circuit for controllin power supply of pc - Google Patents
- ️Fri Dec 01 2000
KR200203132Y1 - Circuit for controllin power supply of pc - Google Patents
Circuit for controllin power supply of pc Download PDFInfo
-
Publication number
- KR200203132Y1 KR200203132Y1 KR2019970033347U KR19970033347U KR200203132Y1 KR 200203132 Y1 KR200203132 Y1 KR 200203132Y1 KR 2019970033347 U KR2019970033347 U KR 2019970033347U KR 19970033347 U KR19970033347 U KR 19970033347U KR 200203132 Y1 KR200203132 Y1 KR 200203132Y1 Authority
- KR
- South Korea Prior art keywords
- monitor
- power supply
- power
- state
- signal Prior art date
- 1997-11-21
Links
- 241000251468 Actinopterygii Species 0.000 claims abstract description 8
- 230000000630 rising effect Effects 0.000 claims description 2
- 230000001934 delay Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/005—Power supply circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
본 고안은 PC(Personal Computer)와 모니터(Monitor)의 전원 공급 제어에 관한 것으로, 특히 인터페이스(Interface)를 추가하여 해당 PC의 전원 공급 스위치의 온/오프 조작에 따라 해당 모니터의 전원 공급을 제어하도록 한 피시와 모니터의 전원 공급 제어 회로에 관한 것이다.The present invention relates to power supply control of a personal computer (PC) and a monitor. In particular, an interface is added to control the power supply of the monitor according to the on / off operation of the power supply switch of the corresponding PC. It relates to the power supply control circuit of a fish and a monitor.
종래에는 PC 전원 스위치와 모니터 전원 스위치가 별도로 구성되어 있어 사용자가 각각 따로 조작해야 하는 불편함이 있었다.In the related art, since the PC power switch and the monitor power switch are separately configured, there is an inconvenience in that the user must separately operate the power switch.
본 고안에 의해 PC와 모니터 간에 인터페이스를 추가하여 해당 PC의 전원 공급 스위치의 온/오프 조작에 따라 해당 모니터의 전원 공급을 제어함으로써, 사용자에게 PC의 사용상에 편리함을 제공할 수 있다.According to the present invention, the interface between the PC and the monitor is added to control the power supply of the monitor according to the on / off operation of the power supply switch of the PC, thereby providing convenience to the user.
Description
본 고안은 PC(Personal Computer)와 모니터(Monitor)의 전원 공급 제어에 관한 것으로, 특히 인터페이스(Interface)를 추가하여 해당 PC의 전원 공급 스위치의 온/오프 조작에 따라 해당 모니터의 전원 공급을 제어하도록 한 피시와 모니터의 전원 공급 제어 회로에 관한 것이다.The present invention relates to power supply control of a personal computer (PC) and a monitor. In particular, an interface is added to control the power supply of the monitor according to the on / off operation of the power supply switch of the corresponding PC. It relates to the power supply control circuit of a fish and a monitor.
일반적인 전기 및 전자 시스템에서의 전원 제어 장치는 해당 전기 및 전자 시스템의 어떤 동작을 수행하기 위한 전원의 공급을 제어하는 역할을 하는데, 해당 동작 수행을 중지한 상태에서도 계속해서 전원을 공급한다면 불필요한 전원을 소모하게 될 것이다. 이에, 해당 전원 제어 장치는 해당 동작 수행의 중지 상태에서 일정 시간이 지나면 전원의 공급량을 줄였다가 다시 해당 동작 수행을 하려 할 때에 원래 상태의 전원의 세기로 전원을 다시 공급해 주는 파워 세이브 모드(Power Save Mode)를 실행하도록 하고 있다.Power control devices in general electrical and electronic systems control the supply of power for performing certain operations of the electrical and electronic system. If power is continuously supplied even when the operation is stopped, unnecessary power is supplied. Will be consumed. Therefore, the power control device reduces the amount of power supply after a certain period of time in the state in which the operation is stopped, and then supplies the power back to the original power level when attempting to perform the operation again. Mode).
한편, 해당 전원 제어 장치의 동작 수행 여부를 결정하기 위해서는 사용자가 직접 스위치 온 또는 오프의 조작으로 가능한데, 현재 사용하고 있는 모니터도 역시 전원 공급의 온 또는 오프를 위해서는 사용자가 직접 전원 스위치를 조작해야만 가능하다.On the other hand, the user can directly switch on or off to determine whether to perform the operation of the power control device, the monitor currently in use can also be operated by the user directly to switch on or off the power supply. Do.
그런데, 해당 모니터의 전원 스위치는 PC의 전원 스위치와는 별도로 구성되어 있어 해당 PC의 전원 스위치를 온시킨 후에 해당 모니터의 전원 스위치를 온시켜야 사용자가 해당 모니터를 통해 해당 PC의 동작 상태를 볼 수 있다.However, since the power switch of the monitor is configured separately from the power switch of the PC, the power switch of the monitor must be turned on after turning on the power switch of the PC so that the user can see the operation state of the PC through the monitor. .
즉, 사용자가 해당 PC를 조작하기 위해 전원 스위치를 온시킨 후에 해담 모니터를 통해 해당 PC의 동작을 확인하기 위해서는 반드시 해당 모니터의 전원 스위치를 온시켜야 함에도 불구하고 해당 PC 전원 스위치와 모니터 전원 스위치가 별개로 구성되어 있어 사용자가 각각 조작해야 하는 불편이 있으며, 또한 해당 모니터의 전원이 인가되고 있음을 확인할 수 있는 표시부가 해당 모니터의 전면 패널에 구비되어 있는 LED의 불빛으로 판단할 수 있어 사용자의 신경을 거슬리게 한다.In other words, even though the user must turn on the power switch to operate the PC, the PC power switch and the monitor power switch are separate from each other, although the power switch of the monitor must be turned on to check the operation of the PC through the monitor. Because it is composed of a user, it is inconvenient for each user to operate, and the display unit for confirming that the power of the corresponding monitor is applied can be judged by the LED light provided on the front panel of the corresponding monitor. It bothers me.
이와 같이, 종래에는 PC 전원 스위치와 모니터 전원 스위치가 별도로 구성되어 있어 사용자가 각각 따로 조작해야 하는 불편함이 있었다.As such, in the related art, the PC power switch and the monitor power switch are separately configured, so that the user has to operate each separately.
상술한 바와 같은 불편한 문제점을 해결하기 위해서, 본 고안은 PC와 모니터의 전원 공급 제어에 관한 것으로, 특히 인터페이스를 추가하여 해당 PC의 전원 공급 스위치의 온/오프 조작에 따라 해당 모니터의 전원 공급을 제어함으로써, 사용자에게 PC의 사용상에 편리함을 제공하고자 하는데, 그 목적이 있다.In order to solve the above-mentioned inconvenience, the present invention relates to power supply control of a PC and a monitor, and in particular, adds an interface to control the power supply of the corresponding monitor according to the on / off operation of the power supply switch of the corresponding PC. By doing so, it is intended to provide a user with convenience in using a PC.
도 1은 본 고안의 실시예에 따른 피시와 모니터의 전원 공급 제어 회로를 나타낸 도면.1 is a view showing a power supply control circuit of a fish and a monitor according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
21 : D플립플롭 22 : 릴레이21: D flip-flop 22: relay
23 : 삼상태 버퍼 24 : 딜레이23: tri-state buffer 24: delay
R1, R2 : 저항R1, R2: resistance
상기와 같은 목적을 달성하기 위한 본 고안의 실시예에 따른 피시와 모니터의 전원 공급 제어 회로는 출력 케이블을 통해 인가되는 제어 신호에 따라 모니터 공급 전원을 모니터 전원 공급 장치로 스위칭 또는 차단하는 릴레이와; 상기 모니터 전원 공급 장치의 동작 상태 신호를 입력 케이블을 통해 인가받아 반전시키는 삼상태 버퍼와; 상기 삼상태 버퍼로부터 인가되는 반전 신호를 소정의 시간 동안 지연시키는 딜레이와; 상기 삼상태 버퍼의 지연 신호와 상기 딜레이의 반전 신호를 클럭 단자를 통해 인가받고 PC 공급 전원 스위치의 온/오프에 따라 제어 신호를 생성시켜 상기 출력 케이블로 출력하는 D플립플롭을 포함하여 이루어진 것을 특징으로 한다.The power supply control circuit of the fish and the monitor according to the embodiment of the present invention for achieving the above object includes a relay for switching or blocking the monitor supply power to the monitor power supply in accordance with a control signal applied through the output cable; A tri-state buffer which receives an operating state signal of the monitor power supply device through an input cable and inverts the input signal; A delay for delaying the inversion signal applied from the tri-state buffer for a predetermined time; And a D flip-flop that receives the delay signal of the tri-state buffer and the inverted signal of the delay through a clock terminal and generates a control signal according to on / off of the PC power supply switch and outputs the control signal to the output cable. It is done.
본 고안의 실시예에 따른 피시와 모니터의 전원 공급 제어 회로는 도 1에 도시된 바와 같이, PC의 비디오 카드(Viedo Card) 측에 D플립플롭(21)과, 삼상태 버퍼(23)와, 딜레이(Delay ; 24)와, 다수개의 저항(R1, R2)를 포함하여 이루어지며, 모니터 측에 릴레이(21)을 포함하여 이루어진다. 그리고, 해당 비디오 카드와 모니터를 연결하기 위한 입력 케이블(Cin)과 출력 케이블(Cout)을 더 포함하여 이루어지는데, 해당 비디오 카드의 15 핀에 비어 있는 2개의 NC 핀을 입력 핀과 출력 핀으로 새로 정의하여 해당 입력 핀에 해당 입력 케이블(Cin)을 연결시키고 해당 출력 핀에 해당 출력 케이블(Cout)을 연결시킨다.As shown in FIG. 1, a power supply control circuit of a fish and a monitor according to an embodiment of the present invention includes a D flip-flop 21, a three-state buffer 23, and a video card (Viedo Card) side of a PC. A delay 24 includes a plurality of resistors R1 and R2, and a relay 21 is included on the monitor side. In addition, it further comprises an input cable (C in ) and an output cable (C out ) for connecting the video card and the monitor, wherein two empty NC pins are connected to the 15 pins of the video card. New definition is to connect the corresponding input cable (C in ) to the corresponding input pin and the corresponding output cable (C out ) to the corresponding output pin.
여기서, 상기 D플립플롭(21)은 상기 삼상태 버퍼(23)로부터 인가되는 지연 신호와 상기 딜레이(24)로부터 인가되는 반전 신호를 클럭 단자(CLK)를 통해 인가받는데, 해당 클럭 단자(CLK)를 통해 인가되는 신호의 `로우'레벨에서 `하이'레벨로의 전이가 발생한 후에 PC 공급 전원 스위치의 온/오프에 따라 디단자(D)를 통해 인가 또는 차단되는 전원 상태를 제어 신호로 출력 케이블(Cout)을 통해 모니터 측에 구비된 상기 릴레이(21)로 알려 준다.Here, the D flip-flop 21 receives a delay signal applied from the tri-state buffer 23 and an inverted signal applied from the delay 24 through a clock terminal CLK. After the transition from the 'low' level to the 'high' level of the signal applied via the output signal as a control signal, the power state applied or disconnected through the terminal (D) according to the on / off of the PC power supply switch. The relay 21 informs the relay 21 provided at the monitor side through C out .
상기 릴레이(22)는 상기 출력 케이블(Cout)을 통해 상기 D플립플롭(21)로부터 인가되는 `하이'레벨의 제어 신호에 따라 모니터 공급 전원을 모니터 전원 공급 장치로 스위칭하여 모니터를 온시키며, `로우'레벨의 제어 신호에 따라 해당 모니터 공급 전원을 차단하여 모니터를 오프시킨다.The relay 22 turns on the monitor by switching the monitor supply power to the monitor power supply in accordance with a control signal of the 'high' level applied from the D flip-flop 21 through the output cable C out , The monitor is turned off by shutting off the monitor power supply according to the 'low' level control signal.
상기 삼상태 버퍼(23)는 상기 모니터 전원 공급 장치의 동작 상태 신호, 즉 모니터의 온 또는 오프 상태를 입력 케이블(Cin)을 통해 인가받아 해당 신호를 반전시키며, 해당 반전 신호를 상기 딜레이(24) 또는 D플립플롭(21)의 클럭 단자(CLK)로 인가한다.The tri-state buffer 23 receives an operating state signal of the monitor power supply, that is, an on or off state of the monitor through an input cable C in , and inverts the corresponding signal, and converts the inverted signal into the delay 24. Or to the clock terminal CLK of the D flip-flop 21.
상기 딜레이(24)는 상기 삼상태 버퍼(23)로부터 인가되는 반전 신호를 소정의 시간 동안 지연시키며, 해당 지연 신호를 상기 D플립플롭(21)의 클럭 단자(CLK)로 인가한다.The delay 24 delays the inverted signal applied from the tri-state buffer 23 for a predetermined time and applies the delayed signal to the clock terminal CLK of the D flip-flop 21.
본 고안의 실시예에 따른 피시와 모니터의 전원 공급 제어 회로의 동작을 설명하는데, 먼저 모니터의 오프 상태에서 PC를 온시켰을 경우부터 다음과 같이 설명한다.The operation of the power supply control circuit of the fish and the monitor according to the embodiment of the present invention will be described. First, the following description will be given when the PC is turned on in the off state of the monitor.
해당 모니터와 PC가 오프 상태로 모든 것이 초기화 상태이므로, 해당 PC 측의 D플립플롭(21)의 클럭 단자(CLK) 및 디단자(D)도 초기화 상태, 즉 `로우'레벨 상태이다.Since the monitor and the PC are in the off state and all are in the initialized state, the clock terminal CLK and the determinal D of the D flip-flop 21 on the PC side are also in the initialized state, that is, a 'low' level state.
이에, PC 사용자가 해당 PC를 온시키기 위하여 PC 공급 전원 스위치를 온시키는 경우, 해당 PC 측의 삼상태 버퍼(23)와 딜레이(24)는 동작을 수행하게 되므로서, 해당 삼상태 버퍼(23)는 모니터 전원 공급 장치의 동작 정지 상태, 즉 해당 모니터가 오프 상태이므로 입력 케이블(Cin)을 통해 인가되는 신호가 없어 `하이'레벨의 반전 신호를 해당 딜레이(24)와 상기 D플립플롭(21)의 클럭 단자(CLK)로 인가하게 된다.Accordingly, when the PC user turns on the PC supply power switch to turn on the PC, the tri-state buffer 23 and the delay 24 on the PC side perform an operation, and thus the tri-state buffer 23. Since there is no signal applied through the input cable (C in ) because the monitor power supply is in a stopped state, that is, the monitor is turned off, the 'high' level inversion signal is transmitted to the corresponding delay 24 and the D flip-flop (21). Is applied to the clock terminal CLK.
이에 따라, 상기 D플립플롭(21)은 상기 클럭 단자(CLK)를 통해 인가되는 신호의 `로우'레벨에서 `하이'레벨로의 전이가 발생하게 된 다음, PC 공급 전원 스위치의 온 스위칭에 의해 디단자(D)를 통해 인가되는 `하이'레벨의 전원 상태를 `하이'레벨의 제어 신호로 출력 케이블(Cout)을 통해 모니터 측에 구비된 릴레이(21)에 알려 준다.Accordingly, the D flip-flop 21 causes a transition from the 'low' level to the 'high' level of the signal applied through the clock terminal CLK, and then is switched on by the PC supply power switch. The power level of the 'high' level applied through the determinal D is notified to the relay 21 provided on the monitor side through the output cable C out as a 'high' level control signal.
그러면, 상기 릴레이(22)는 상기 출력 케이블(Cout)을 통해 상기 D플립플롭(21)로부터 인가되는 `하이'레벨의 제어 신호에 따라 모니터 공급 전원을 모니터 전원 공급 장치로 스위칭하여 모니터를 온시켜 준다.Then, the relay 22 turns on the monitor by switching the monitor supply power to the monitor power supply in accordance with a control signal of the 'high' level applied from the D flip-flop 21 through the output cable C out . Let it be.
이 때, 상기 딜레이(24)는 상기 삼상태 버퍼(23)로부터 인가되는 `하이'레벨의 반전 신호를 소정의 시간 동안 지연시켰다가 상기 D플립플롭(21)의 클럭 단자(CLK)로 인가하게 된다.At this time, the delay 24 delays the 'high' level inversion signal from the tri-state buffer 23 for a predetermined time and then applies it to the clock terminal CLK of the D flip-flop 21. do.
이와 동시에, 해당 모니터가 온 상태이므로, 상기 삼상태 버퍼(23)는 상기 모니터 전원 공급 장치의 온 상태를 입력 케이블(Cin)을 통해 인가받아 해당 신호를 반전시키며, 해당 `로우'레벨의 반전 신호를 상기 딜레이(24) 또는 D플립플롭(21)의 클럭 단자(CLK)로 인가하게 된다.At the same time, since the monitor is in the on state, the tri-state buffer 23 receives the on state of the monitor power supply through the input cable C in to invert the corresponding signal, and inverts the corresponding 'low' level. The signal is applied to the clock terminal CLK of the delay 24 or the D flip-flop 21.
그런데, 상기 삼상태 버퍼(23)가 `로우'레벨의 반전 신호를 상기 D플립플롭(21)의 클럭 단자(CLK)로 인가하더라도 상기 딜레이(24)에서 소정의 시간 동안 계속해서 `하이'레벨의 지연 신호를 상기 D플립플롭(21)의 클럭 단자(CLK)로 인가하게 된다.However, even when the tri-state buffer 23 applies an inverted signal having a 'low' level to the clock terminal CLK of the D flip-flop 21, the delay 24 continues to have a 'high' level for a predetermined time. The delay signal is applied to the clock terminal CLK of the D flip-flop 21.
그러나, 해당 소정 시간이 경과한 후에는 상기 딜레이(24)에서도 `로우'레벨의 신호를 상기 D플립플롭(21)의 클럭 단자(CLK)에 인가하게 되어 상기 D플립플롭(21)은 상술한 바와 같은 동작을 계속해서 수행하는데, 이때 해당 PC는 온 상태를 그대로 유지하고 해당 모니터만 오프시키는 경우에도 다시 모니터가 온되지 않도록 초기화 상태에서 해당 PC의 전원 온 시에 상기 삼상태 버퍼(23)에서 최초 한 번의 상승 펄스를 상기 D플립플롭(21)의 클럭 단자(CLK)로 인가하게 한다.However, after the predetermined time has elapsed, the delay 24 also applies a 'low' level signal to the clock terminal CLK of the D flip-flop 21, so that the D flip-flop 21 is described above. In this case, the PC keeps the ON state and the monitor is not turned on even when only the monitor is turned off. The first rising pulse is applied to the clock terminal CLK of the D flip-flop 21.
한편, PC 사용자가 해당 PC를 오프시키기 위하여 PC 공급 전원 스위치를 오프시키는 경우, 초기화 상태로 전환하게 되어 상기 D플립플롭(21)의 출력 단자(Q)는 `로우'레벨의 상태가 되므로, 상기 출력 케이블(Cout)을 통해 상기 릴레이(22)로 인가되는 전원이 없어 오프 상태가 되어 상기 모니터 공급 전원을 차단하여 모니터를 오프시킨다.On the other hand, when the PC user turns off the PC supply power switch to turn off the PC, it is switched to the initialization state, so that the output terminal Q of the D flip-flop 21 is in a low state. Since there is no power applied to the relay 22 through the output cable C out , the monitor is turned off by turning off the monitor supply power.
다른 실시예로서, 주변 기기의 전원을 자동으로 관리하고자 하는데 이용할 수 있는데, 예로, 프린트의 시작 버튼을 누르면 자동으로 프린터의 전원이 커져 프린트 동작을 수행할 수 있도록 하거나, 사운드 카드(Sound Card)에서 데이타를 송출할 때에 외부 스피커를 자동으로 전원 온 상태로 만든 다음에 출력시키도록 할 수 있다.As another embodiment, it may be used to automatically manage the power of the peripheral device. For example, when the start button of the print button is pressed, the printer power is automatically increased to perform a print operation or a sound card may be used. When sending data, the external speaker can be turned on automatically and then output.
이상과 같이, 본 고안에 의해 PC와 모니터 간에 인터페이스를 추가하여 해당 PC의 전원 공급 스위치의 온/오프 조작에 따라 해당 모니터의 전원 공급을 제어함으로써, 사용자에게 PC의 사용상에 편리함을 제공할 수 있다.As described above, by adding the interface between the PC and the monitor according to the present invention, by controlling the power supply of the monitor according to the on / off operation of the power supply switch of the PC, it is possible to provide the user with convenience in using the PC. .
Claims (2)
출력 케이블(Cout)을 통해 인가되는 제어 신호에 따라 모니터 공급 전원을 모니터 전원 공급 장치로 스위칭 또는 차단하는 릴레이(22)와; 상기 모니터 전원 공급 장치의 동작 상태 신호를 입력 케이블(Cin)을 통해 인가받아 반전시키는 삼상태 버퍼(23)와; 상기 삼상태 버퍼(23)로부터 인가되는 반전 신호를 소정의 시간 동안 지연시키는 딜레이(24)와; 상기 삼상태 버퍼(23)의 지연 신호와 상기 딜레이(24)의 반전 신호를 클럭 단자(CLK)를 통해 인가받고 PC 공급 전원 스위치의 온/오프에 따라 제어 신호를 생성시켜 상기 출력 케이블(Cout)로 출력하는 D플립플롭(21)을 포함하여 이루어진 것을 특징으로 하는 피시와 모니터의 전원 공급 제어 회로.A relay 22 for switching or cutting off the monitor supply power to the monitor power supply in accordance with a control signal applied through the output cable C out ; A tri-state buffer 23 for receiving an operating state signal of the monitor power supply device through an input cable C in and inverting it; A delay (24) for delaying an inversion signal applied from the tri-state buffer (23) for a predetermined time; By generating a control signal according to the on / off state of the delay signal and being applied via the clock terminal (CLK), an inverted signal of said delay (24) PC power supply switch of the tri-state buffer 23. The output cable (C out A power supply control circuit for a fish and a monitor, characterized in that it comprises a D flip-flop (21) for outputting. 제1항에 있어서, PC의 온 상태에서 모니터만 오프시키는 경우에 모니터가 다시 온되지 않게 하기 위하여 초기화 상태에서 해당 PC의 전원 온 시에 상기 삼상태 버퍼(23)에서 최초 한 번의 상승 펄스를 상기 D플립플롭(21)의 클럭 단자(CLK)로 인가하도록 하는 것을 특징으로 하는 피시와 모니터의 전원 공급 제어 회로.The method of claim 1, wherein the first one rising pulse is generated in the tri-state buffer 23 when the PC is turned on in the initialization state so that the monitor is not turned on again when only the monitor is turned off when the PC is turned on. A power supply control circuit for a fish and a monitor, characterized in that to be applied to the clock terminal (CLK) of the D flip-flop (21).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019970033347U KR200203132Y1 (en) | 1997-11-21 | 1997-11-21 | Circuit for controllin power supply of pc |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019970033347U KR200203132Y1 (en) | 1997-11-21 | 1997-11-21 | Circuit for controllin power supply of pc |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990019943U KR19990019943U (en) | 1999-06-15 |
KR200203132Y1 true KR200203132Y1 (en) | 2000-12-01 |
Family
ID=19514822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019970033347U KR200203132Y1 (en) | 1997-11-21 | 1997-11-21 | Circuit for controllin power supply of pc |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200203132Y1 (en) |
Cited By (1)
* Cited by examiner, † Cited by third partyPublication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7394461B2 (en) | 2002-01-24 | 2008-07-01 | Samsung Electronics Co., Ltd. | Displaying apparatus and method for controlling the same |
Families Citing this family (3)
* Cited by examiner, † Cited by third partyPublication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020023250A (en) * | 2002-01-03 | 2002-03-28 | 박호영 | Automatic and manual on/off power device for computer surrounding equipment in SMPS |
KR100509479B1 (en) * | 2002-10-31 | 2005-08-22 | 삼성전자주식회사 | Apparatus and method for controlling power of monitor through cognizing power of personal cmputer |
KR100509480B1 (en) * | 2002-11-05 | 2005-08-22 | 삼성전자주식회사 | Apparatus and method for controlling power of monitor |
-
1997
- 1997-11-21 KR KR2019970033347U patent/KR200203132Y1/en not_active IP Right Cessation
Cited By (1)
* Cited by examiner, † Cited by third partyPublication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7394461B2 (en) | 2002-01-24 | 2008-07-01 | Samsung Electronics Co., Ltd. | Displaying apparatus and method for controlling the same |
Also Published As
Publication number | Publication date |
---|---|
KR19990019943U (en) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6907492B2 (en) | 2005-06-14 | Interface circuit which meets universal serial bus standard and performs host and device functions |
KR100255664B1 (en) | 2000-05-01 | Clock forwarding circuit and clock forwarding method of semiconductor integrated circuit |
KR200203132Y1 (en) | 2000-12-01 | Circuit for controllin power supply of pc |
US5787293A (en) | 1998-07-28 | Computer incorporating a power supply control system therein |
KR20000070091A (en) | 2000-11-25 | Electronic circuit with dual edge triggered flip-flop |
US5231389A (en) | 1993-07-27 | Display control for selecting oscillating signals |
CN101192068A (en) | 2008-06-04 | DC stabilized power switch control device |
US5940199A (en) | 1999-08-17 | Interface unit and information processing apparatus having the interface unit |
US5587675A (en) | 1996-12-24 | Multiclock controller |
US6958624B1 (en) | 2005-10-25 | Data latch with low-power bypass mode |
US6930509B2 (en) | 2005-08-16 | Programmable input/output block |
JP2002163051A (en) | 2002-06-07 | Electronic apparatus, usb connector structure, and usb device connecting cable |
JP3302957B2 (en) | 2002-07-15 | One-touch button mechanism and application software starting method using the same |
KR100404230B1 (en) | 2003-11-03 | Circuit for Controling Test Mode in Semiconductor Memory Device |
KR100616683B1 (en) | 2006-08-28 | Power-Down and Wake-Up Circuitry |
KR100249677B1 (en) | 2000-04-01 | Method and apparatus for power control of printer |
US7208977B2 (en) | 2007-04-24 | Tristate startup operating mode setting device |
JP2000075964A (en) | 2000-03-14 | Power-saving controller |
JPH05291932A (en) | 1993-11-05 | Electronic circuit |
KR100242691B1 (en) | 2000-02-01 | Circuit for controlling count of a up/down counter |
US20090172437A1 (en) | 2009-07-02 | Power Switch and Power Supply Using the Same |
KR950002080Y1 (en) | 1995-03-24 | Reset circuit of computer |
JP3628817B2 (en) | 2005-03-16 | Printer interface switching device and printer using the same |
JP2016181054A (en) | 2016-10-13 | Data processing apparatus |
KR20050073823A (en) | 2005-07-18 | Reset circuit for master board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
1997-11-21 | A201 | Request for examination | |
1997-11-21 | UA0108 | Application for utility model registration |
Comment text: Application for Utility Model Registration Patent event code: UA01011R08D Patent event date: 19971121 |
1997-11-21 | UA0201 | Request for examination |
Patent event date: 19971121 Patent event code: UA02012R01D Comment text: Request for Examination of Application |
1999-06-15 | UG1501 | Laying open of application | |
2000-08-30 | E701 | Decision to grant or registration of patent right | |
2000-08-30 | UE0701 | Decision of registration |
Patent event date: 20000830 Comment text: Decision to Grant Registration Patent event code: UE07011S01D |
2000-09-04 | REGI | Registration of establishment | |
2000-09-04 | UR0701 | Registration of establishment |
Patent event date: 20000904 Patent event code: UR07011E01D Comment text: Registration of Establishment |
2000-09-04 | UR1002 | Payment of registration fee |
Start annual number: 1 End annual number: 3 Payment date: 20000905 |
2000-12-01 | UG1601 | Publication of registration | |
2003-05-29 | UR1001 | Payment of annual fee |
Payment date: 20030529 Start annual number: 4 End annual number: 4 |
2004-07-21 | UR1001 | Payment of annual fee |
Payment date: 20040722 Start annual number: 5 End annual number: 5 |
2005-06-07 | UR1001 | Payment of annual fee |
Payment date: 20050607 Start annual number: 6 End annual number: 6 |
2006-06-27 | UR1001 | Payment of annual fee |
Payment date: 20060627 Start annual number: 7 End annual number: 7 |
2007-06-28 | FPAY | Annual fee payment |
Payment date: 20070629 Year of fee payment: 8 |
2007-06-28 | UR1001 | Payment of annual fee |
Payment date: 20070629 Start annual number: 8 End annual number: 8 |
2008-09-05 | LAPS | Lapse due to unpaid annual fee | |
2008-09-05 | UC1903 | Unpaid annual fee |
Termination date: 20090810 Termination category: Default of registration fee |