KR20070084879A - 기판 바이어스 전압 검출기 - Google Patents

기판 바이어스 전압 검출기가 개시되어 있다. 본 발명의 기판 바이어스 전압 검출기는 내부 전원전압과 접지 사이에 구비된 저항들의 저항값 비율에 따라 기준전압을 발생하는 기준전압 발생부; 내부 전원전압과 기판 바이어스 전압 사이에 구비된 저항들의 저항값 비율에 따라 입력전압을 발생하는 기판 바이어스 전압 입력부; 및 상기 기준전압과 상기 입력전압을 비교하여 상기 기준전압에 대한 기판 바이어스 전압 레벨의 변동을 검출하는 싱글 엔드 차동 증폭기를 포함한다. 따라서, 종래의 인버터 형태의 트랜지스터로 구성되던 기판 바이어스 전압 검출기를 공정, 전압, 온도의 영향을 적게 받는 차동 증폭기를 채용하므로써, 기판 바이어스 전압 검출을 안정적으로 수행할 수 있도록 하는 효과가 있다.

기판 바이어스, VBB, 검출기, 디텍터, 네가티브

기판 바이어스 전압 검출기 {Negative Back bias voltage detector}

도 1은 일반적인 기판 바이어스 전압 발생 및 검출 장치에 관한 블록도,

도 2는 도 1의 기판 바이어스 승압 전압 차지 펌핑 동작에 관한 타이밍도,

도 3은 종래의 기판 바이어스 전압 레벨 검출기에 관한 회로도,

도 4는 본 발명에 적용되는 기판 바이어스 발생 장치에 관한 블록도,

도 5는 본 발명의 바람직한 실시예에 따른 기판 바이어스 전압 레벨 검출기에 관한 회로도.

*도면의 주요부분에 대한 부호의 간단한 설명*

100 : Vbb 레벨 검출부 200 : 오실레이터

300 : Vbb 차지 펌핑부

본 발명은 반도체에 사용되는 기판 바이어스 발생장치에 관한 것으로서, 더욱 상세하게는 네가티브 기판 바이어스 전압을 검출하는 검출기에 관한 것이다.

기판 바이어스 전압(일명 백 바이어스 전압, 이하 Vbb라 칭함)은 엔모스 트랜지스터를 둘러싸고 있는 P웰에 인가되며, Vdd 5V의 전원으로부터 -2V∼-3V 정도 의 전압을 발생시키는 내부 기판 바이어스 회로에 의해 생성된다. Vbb를 인가하는 이유는 여러 가지인데, 일반적으로 다음과 같은 이유가 있다.

1. 반도체 메모리 내의 PN 접합부가 부분적으로 순방향 바이어스 되는 것을방지하여 메모리 셀의 데이터 손실이나 래치업 등이 발생하지 않도록 한다.

2. 바디 이펙트에 따른 모스 트랜지스터의 임계전압의 변화를 감소시켜서 회로 동작의 안정화를 꾀한다. 반도체 메모리 장치에서는 임계전압의 변화폭이 너무 크면 워드라인 전압의 승압폭을 그만큼 크게 해야 하는데 임계전압의 변화가 작으면 워드라인 전압의 승압 폭 역시 작아지므로 그만큼 소자의 신뢰도가 향상된다.

도 1은 일반적인 기판 바이어스 전압 발생 및 검출 장치에 관한 블록도이다. 도 1을 참조하면, 피드백되는 Vbb의 전위를 감지하여 펌프의 활성화(EN)/비활성화 신호를 생성하는 레벨 감지기(1)와, 레벨 감지기(1)에서 출력되는 신호를 입력으로 하여 그에 상응하는 오실레이션 신호를 발생하는 오실레이터(2)와, 오실레이터(2) 신호에 따른 펌핑 동작으로 Vbb 전위를 생성하여 출력하는 차지 펌핑부(3)로 구성된다.

도 2는 도 1의 기판 바이어스 승압 전압 차지 펌핑 동작에 관한 타이밍도이다. 도 2에 도시된 바와 같이, Vbb 전압을 디텍트하여 전위가 + 로 상승되면 전위를 - 전위로 낮추기 위한 차지펌핑이 수행된다. 차지펌핑이 충분히 수행되어 Vbb 전위가 충분히 낮아지면 오실레이터의 동작을 중지하여 Vbb 전위를 일정한 값으로 유지할 수 있다.

종래의 Vbb 발생장치는 도 1에 도시된 바와 같이 피드백되는 Vbb의 전위를 감지하여 차지 펌프의 턴온/턴오프신호를 만드는 Vbb 레벨 검출부와, 그 Vbb 레벨 검출부에서 출력되는 신호를 입력받아 그에 상응하는 오실레이션 신호와 차지 펌프를 제어하는 신호를 출력하는 제어부, 그 제어부에서 출력되는 신호에 대응하여 펌프동작으로 Vbb 전위를 생성하여 출력하는 Vbb 전위 생성부로 구성된다.

Vbb 레벨 검출부는 통상적으로 전원전위에 비례하는 vbb 전위를 감지하게 된다.

도 3은 종래의 기판 바이어스 전압 레벨 검출기에 관한 회로도이다. 도 3을 참조하면, 종래의 기판 바이어스 전압 검출기는 바이어스 신호를 출력하는 Vbb 바이어스 출력부(11)와, Vbb 바이어스 출력부(11)의 신호를 제 1 반전시키는 제 1 반전부(12)와, 상기 제 1 반전부(12)의 신호를 다시 반전시키는 제 2반전부(13)로 구성된다.

상기 Vbb 바이어스 출력부(11)는 내부 전원전압(Vintd)단과 접지(Vss)단 사이에 복수개의 MOS 소자(MP,MN)들이 상호 직렬로 접속되고, 상위 MOS 소자의 게이트는 공통으로 접지(Vss)에 접속되고, 하위 MOS 소자의 게이트는 공통으로 기판 바이어스 전압(Vbb)에 접속된다. Vbb 바이어스 출력부(11)의 신호는 제 1 반전부(12)에 의해 신호를 반전시킨뒤 제 2 반전부(13)에서 다시 한번 반전시켜 Vbb 바이어스 신호가 출력된다. Vbb 바이어스 신호는 도 1의 오실레이터(2)로 인가되어 차지 펌핑(3)의 구동 여부를 결정하게 된다.

만약, Vbb 바이어스 신호가 '하이'레벨이면, 오실레이터(2)를 구동하여 오실레이터(2)의 구동에 따라 차지펌핑부(3)가 동작하여 네가티브 기판 바이어스 전압 을 일정 수준까지 펌핑하는 동작을 반복하게 된다.

반면, Vbb 바이어스 신호가 '로우'레벨이면, 오실레이터(2)는 구동하지 않게 되고, 따라서 차지펌핑부(3)부도 별도의 동작을 수행하지 않으므로 도 2의 '누설'과 같은 동작과정이 이루어지게 된다.

상기와 같은 종래의 기판 바이어스 전압 레벨 검출기는 트랜지스터로 구성되어 있는 인버터 형태의 디텍터이므로 공정(P), 전압(V), 온도(T)의 민감하므로 PVT에 따른 변화가 크므로 안정적이지 못하다.

본 발명은 이러한 문제점을 해결하기 위한 것으로, 공정, 전압, 온도의 영향을 적게 받는 기판 바이어스 전압 레벨 검출기을 제공하는데 목적이 있다.

이러한 목적을 달성하기 위한 본 발명에 따른 기판 바이어스 전압 레벨 검출기는 내부 전원전압과 접지 사이에 구비된 저항들의 저항값 비율에 따라 기준전압을 발생하는 기준전압 발생부; 내부 전원전압과 기판 바이어스 전압 사이에 구비된 저항들의 저항값 비율에 따라 입력전압을 발생하는 기판 바이어스 전압 입력부; 및 상기 기준전압과 상기 입력전압을 비교하여 상기 기준전압에 대한 기판 바이어스 전압 레벨의 변동을 검출하는 싱글 엔드 차동 증폭기를 구비하는 것을 특징으로 한다.

상기 기판 바이어스 전압 입력부의 출력 전압 레벨은 상기 기판 바이어스 전압 레벨이 높아지면 상승하고, 상기 기판 바이어스 전압 레벨이 낮아지면 하강하 며, 상기 기판 바이어스 전압 입력부의 출력 전압이 상기 기준 전압 발생부의 전압보다 높으면 상기 차동증폭기는 '로우' 레벨 출력신호를 발생하며, 상기 기판 바이어스 전압 입력부의 출력 전압이 상기 기준 전압 발생부의 전압보다 낮으면 상기 차동증폭기는 '하이' 레벨 출력신호를 발생하는 것을 특징으로 한다.

상기 차동 증폭기는 상기 내부 전원전압과 접지 사이에 직렬 연결된 제 1 피모스 트랜지스터, 제 1 엔모스 트랜지스터를 구비하고, 상기 내부 전원전압과 기판 바이어스 전압 사이에 직렬 연결된 제 2 피모스 트랜지스터, 제 2 엔모스 트랜지스터를 구비하고, 상기 제 1 엔모스 트랜지스터와 제 2 엔모스 트랜지스터의 공통 소스에 회로 활성화신호를 출력하기 위한 제 3 엔모스 트랜지스터를 구비하며, 상기 제 1 피모스 트랜지스터와 제 2 피모스 트랜지스터의 공통 게이트는 상기 제 1 엔모스 트랜지스터의 드레인과 연결되며, 상기 제 2 엔모스 트랜지스터와 제 2 피모스 트랜지스터의 접속 노드로 출력신호를 발생하는 것을 특징으로 한다.

상기 내부 전원전압과 접지 사이에 구비된 저항의 합과 내부 전원전압과 기판 바이어스 전압 사이에 구비된 저항의 합은 동일한 값으로 셋업하되, 내부 전원전압과 접지 사이에 구비된 저항 중 내부 전원전압에 연결된 저항의 값을 내부 전원전압과 바이어스 전압 사이에 구비된 저항 중 내부 전원전압에 연결된 저항의 값보다 크게 설정함을 특징으로 한다.

상기 제 1 엔모스 트랜지스터를 구동하는 전압(Vintd-Va)보다 제 2 엔모스 트랜지스터(MN2)를 구동하는 전압(Vintd-Vb)이 높을 때, Vbb 활성화 신호가 출력되는 것을 특징으로 한다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

본 발명에서는 종래의 인버터 형 기판 바이어스 전압 레벨 검출기를 공정, 전압, 온도 변화를 적게 받는 커런트 미러형 차동 증폭기 형태로 대체한 회로를 제공한다.

도 4는 본 발명에 적용되는 기판 바이어스 발생 장치에 관한 블록도이다. 도 4를 참조하면, 본 발명의 기판 바이어스 전압 발생 장치는 피드백되는 Vbb의 전위를 감지하여 차지 펌프의 턴온/턴오프신호를 만드는 Vbb 레벨 검출부(100)와, 그 Vbb 레벨 검출부(100)에서 출력되는 신호에 따라 오실레이팅 동작을 수행하는 오실레이터(20)와, 상기 오실레이터(20)의 오실레이션 상태에 따라 차지펌핑 동작을 수행하는 차지 펌핑부(300)를 포함한다.

상기 Vbb 레벨 검출부(100)는 차지 펌핑부(300)에서 출력되는 Vbb 신호를 입력으로 하여 Vbb 신호의 레벨 상태를 검출한 후 Vbb 전위가 소정치 이상으로 누설된 것으로 판단되면, Vbb-EN(활성화)신호를 오실레이터(200)로 출력하여 네가티브 기판 바이어스 전압을 펌핑하도록 한다.

반면, Vbb 전위가 누설된 정도가 소정치 이하인 경우 비활성화 신호를 오실레이터(200)로 출력하여 차지 펌핑부(300)에서 별도의 동작이 발생하지 않도록 한다. 이 구간에서는 Vbb 전압이 지속적으로 누설되어 일정 시간이 되면 Vbb 전위가 소정치 이상으로 누설되게 된다. 이 상태를 Vbb 레벨 검출부(100)에서 감지하면 Vbb-EN 신호를 오실레이터(200)로 출력하여 네가티브 기판 바이어스 전압을 펌핑하 게 된다.

이하, 상기 커런트 미러형 차동 증폭기 형태의 Vbb 레벨 검출부(100)의 상세 회로를 살펴보기로 한다.

차동증폭기는 기본적으로 두 개의 트랜지스터 이미터(emitter)를 연결하여 구성한다. 외형적으로는 두 개의 입력 단자를 가지며, 단일 출력인 경우에는 한 개의 출력 단자를 가지고 차동 출력인 경우에는 두 개의 츨력 단자를 가진다. 두 입력 단자에 공통으로 인가되는 전압은 공통 모드 전압 (common-mode voltage)이라 하고 차이나는 신호를 차동 모드(difference-mode) 또는 차동 신호 (differential signal)라 한다. 공통 모드 전압에 대해서는 차동 증폭기가 둔감하고 차동 신호에 대해서는 민감한 특성을 가진다.

도 5는 본 발명의 바람직한 실시예에 따른 기판 바이어스 전압 레벨 검출기에 관한 회로도이다. 도 5를 참조하면, 본 발명의 기판 바이어스 전압 레벨 검출부(100)는 커런트 미러형 증폭기를 구비하고, 커런트 미러형 증폭기의 일측 입력단자에 내부 전원전압(Vintd)과 접지(Vss) 사이에 직렬 구성된 저항 R3 및 R4를 구비하고, 타측 입력단자에 내부 전원전압(Vintd)와 기판 바이어스 전압(Vbb) 사이에 직렬 구성된 저항 R1 및 R2를 구비한다.

커런트 미러형 증폭기는 내부 전원전압(Vintd)과 접지(vss) 사이에 직렬 연결된 제 1 피모스 트랜지스터(MP1)와 제 1 엔모스 트랜지스터(MN1)와 제 3 엔모스 트랜지스터(MN3)를 구비하고, 내부 전원전압(Vintd)과 제 1 엔모스 트랜지스터(MN1)와 제 3 엔모스 트랜지스터(MN3)의 접속노드 사이에 직렬 구성된 제 2 피모스 트랜지스터(MP2)와 제 2 엔모스 트랜지스터(MN2)를 구비한다.

제 3 엔모스 트랜지스터의 게이트로 인에이블 신호(Vintd)가 수신되고, 제 1 엔모스 트랜지스터(MN1)의 게이트로 저항들(R3,R4)에 의해 분배된 전압이 인가되어 MN1이 턴온되고, 제 2 엔모스 트랜지스터(MN2)의 게이트로 저항들(R1,R2)에 의해 분배된 전압이 인가되면, 제 2 피모스 트랜지스터와 제 2 엔모스 트랜지스터의 접속노드에서 출력신호가 발생하게 된다.

상기와 같이 구성된 본 발명에 따른 기판 바이어스 전압 레벨 검출기의 동작은 다음과 같은 전제 조건 하에 동작하도록 설계된다.

먼저, 저항 R3+ R4는 출력 저항 R1+R2와 같고, R3>R1 이어야 한다.

위와 조건을 수학식 1에 대입해보자.

[수학식 1]

수학식 1에 R3 + R4 = R1 + R2 의 등식을 대입하면 수학식 2와 같은 결과가 도출된다.

[수학식 2]

여기서, 기판 바이어스 전압이 충분히 누설되어 0V에 근접한 경우를 가정해보자.

즉, Vbb=0이 되어 Vss값과 동일해진 상태에서 R3가 R1보다 크므로, Va는 Vb 보다 크다.

따라서 제 1 엔모스 트랜지스터(MN1)를 구동하는 전압(Vintd-Va)보다 제 2 엔모스 트랜지스터(MN2)를 구동하는 전압(Vintd-Vb)이 높게 된다.

따라서 아래 수학식 3과 같은 등식이 성립된다.

[수학식 3]

제 2 엔모스 트랜지스터(MN2)의 구동 전압이 높아지면 제 2 엔모스 트랜지스터(MN2)가 턴온되어 Vbb_EN 출력단자의 노드 전위가 '로우'상태가 된다.

본 발명에서는 Vbb-EN 출력단자의 신호가 '로우'일 때 Vbb 차지 펌핑이 인에이블되도록 설정된다.

즉, Vbb가 Vss와 비슷한 값이 될만큼 누설되면 오실레이터(200)로 Vbb-EN활성화신호가 인가되게 된다.

상기 Vbb-EN 출력단자 신호는 오실레이터로 전달되기 전에 소정의 인버터를 통하여 안정적으로 전달되도록 구성할 수 있다. 하나의 인버터를 통해 전달되는 경우는 Vbb-EN 출력단자의 노드 전위가 '하이'일 때 Vbb 차지 펌핑이 인에이블되도록 설정하면 된다.

이 신호에 따라 차지 펌핑부(300)가 펌핑 동작을 시작하여 소정치 이하의 네가티브 값으로 전위를 하강시켜 안정된 기판 바이어스 전압을 제공할 수 있도록 한다.

한편, 저항 R3와 R4의 합과 출력 저항 R1과 R2의 합이 동일하지 않지만, Va와 Vb가 동일해 지는 시점에서의 상기와 같은 Vbb-EN 출력단자 신호가 출력 될 수 있다.

이상 본 발명에 대하여 그 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시켜 실시할 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

이상 설명한 바와 같이, 본 발명에 따르면 종래의 인버터 형태의 트랜지스터로 구성되던 기판 바이어스 전압 검출기를 공정, 전압, 온도의 영향을 적게 받는 차동 증폭기를 채용하므로써, 기판 바이어스 전압 검출을 안정적으로 수행할 수 있도록 한다.

1. 내부 전원전압과 접지 사이에 구비된 저항들의 저항값 비율에 따라 기준전압을 발생하는 기준전압 발생부;

   내부 전원전압과 기판 바이어스 전압 사이에 구비된 저항들의 저항값 비율에 따라 입력전압을 발생하는 기판 바이어스 전압 입력부; 및

   상기 기준전압과 상기 입력전압을 비교하여 상기 기준전압에 대한 기판 바이어스 전압 레벨의 변동을 검출하는 싱글 엔드 차동 증폭기를 구비하는 것을 특징으로 하는 기판 바이어스 전압 레벨 검출기.

2. 제 1 항에 있어서,

   상기 기판 바이어스 전압 입력부의 출력 전압 레벨은 상기 기판 바이어스 전압 레벨이 높아지면 상승하고, 상기 기판 바이어스 전압 레벨이 낮아지면 하강하며,

   상기 기판 바이어스 전압 입력부의 출력 전압이 상기 기준 전압 발생부의 전압보다 높으면 상기 차동증폭기는 '로우' 레벨 출력신호를 발생하며,

   상기 기판 바이어스 전압 입력부의 출력 전압이 상기 기준 전압 발생부의 전압보다 낮으면 상기 차동증폭기는 '하이' 레벨 출력신호를 발생하는 것을 특징으로 하는 기판 바이어스 전압 검출기.

3. 제 1 항에 있어서, 상기 차동 증폭기는

   상기 내부 전원전압과 접지 사이에 직렬 연결된 제 1 피모스 트랜지스터, 제 1 엔모스 트랜지스터를 구비하고, 상기 내부 전원전압과 기판 바이어스 전압 사이에 직렬 연결된 제 2 피모스 트랜지스터, 제 2 엔모스 트랜지스터를 구비하고, 상기 제 1 엔모스 트랜지스터와 제 2 엔모스 트랜지스터의 공통 소스에 회로 활성화신호를 출력하기 위한 제 3 엔모스 트랜지스터를 구비하며,

   상기 제 1 피모스 트랜지스터와 제 2 피모스 트랜지스터의 공통 게이트는 상기 제 1 엔모스 트랜지스터의 드레인과 연결되며,

   상기 제 2 엔모스 트랜지스터와 제 2 피모스 트랜지스터의 접속 노드로 출력신호를 발생하는 것을 특징으로 하는 기판 바이어스 전압 검출기.

4. 제 1 항에 있어서, 상기 내부 전원전압과 접지 사이에 구비된 저항의 합과 내부 전원전압과 기판 바이어스 전압 사이에 구비된 저항의 합은 동일한 값으로 셋업하되,

   내부 전원전압과 접지 사이에 구비된 저항 중 내부 전원전압에 연결된 저항의 값을 내부 전원전압과 바이어스 전압 사이에 구비된 저항 중 내부 전원전압에 연결된 저항의 값보다 크게 설정함을 특징으로 하는 기판 바이어스 전압 검출기.

5. 제 1 항에 있어서, 상기 제 1 엔모스 트랜지스터를 구동하는 전압(Vintd-Va) 보다 제 2 엔모스 트랜지스터(MN2)를 구동하는 전압(Vintd-Vb)이 높을 때, Vbb 활성화 신호가 출력되는 것을 특징으로 하는 기판 바이어스 전압 검출기.