RU168663U1 - CONTROLLER OF A WIDTH-PULSE CONTROL WITH A FIXED ON TIME - Google Patents

Интегральные стабилизаторы напряжения (ИСН) являются неотъемлемой частью современной радиоэлектронной аппаратуры, характеристики которой в значительной степени определяются стабильностью питающих напряжений. За сравнительно короткое время схемотехника ИСН прошла путь от простейших линейных стабилизаторов до мощных универсальных импульсных устройств с минимальным числом выводов и коэффициентом полезного действия, достигающим 97%. Важным блоком современных импульсных стабилизаторов напряжения является схема управления регулирующим элементом. Одним из вариантов схемы управления является контроллер с фиксированным временем включения.Предлагаемая полезная модель позволяет ограничивать максимальную рабочую частоту контроллера широтно-импульсного регулирования до выхода схемы в рабочий режим (момента установления заданного уровня выходного напряжения ИСН). Технический результат достигается применением в структуре ШИМ контроллера буферов задержки - специальных электрических схем, обеспечивающих временную задержку распространения сигнала.Полезная модель относится к области радиотехники и может быть использована в качестве схемы управления коммутацией в структуре импульсных регуляторов и стабилизаторов постоянного напряжения в микроэлектронном исполнении.Integrated voltage stabilizers (ISN) are an integral part of modern electronic equipment, the characteristics of which are largely determined by the stability of the supply voltage. In a relatively short time, the ISN circuitry has gone from simple linear stabilizers to powerful universal pulsed devices with a minimum number of outputs and a coefficient of efficiency reaching 97%. An important unit of modern switching voltage regulators is the control circuit of the regulatory element. One of the options for the control circuit is a controller with a fixed on time. The proposed utility model allows you to limit the maximum operating frequency of the pulse-width regulation controller until the circuit enters the operating mode (the moment the set output voltage level of the ISN is established). The technical result is achieved by using delay buffers in the PWM controller structure - special electrical circuits that provide a temporary delay in signal propagation. A useful model relates to the field of radio engineering and can be used as a switching control circuit in the structure of microelectronic switching voltage regulators and constant voltage stabilizers.

Полезная модель относится к области радиотехники и может быть использована в качестве схемы управления коммутацией в структуре импульсных регуляторов и стабилизаторов постоянного напряжения в микроэлектронном исполнении.The utility model relates to the field of radio engineering and can be used as a switching control circuit in the structure of pulse regulators and constant voltage stabilizers in microelectronic design.

Интегральные стабилизаторы напряжения (ИСН) являются неотъемлемой частью современной радиоэлектронной аппаратуры (РЭА), характеристики которой в значительной степени определяются стабильностью питающих напряжений. За сравнительно короткое время схемотехника ИСН прошла путь от простейших линейных стабилизаторов до мощных универсальных импульсных устройств с минимальным числом выводов и коэффициентом полезного действия, достигающим 97%. Важным блоком современных импульсных стабилизаторов напряжения является схема управления регулирующим элементом. Одним из вариантов схемы управления является контроллер с фиксированным временем включения.Integrated voltage stabilizers (ISN) are an integral part of modern electronic equipment (REA), the characteristics of which are largely determined by the stability of the supply voltage. In a relatively short time, the ISN circuitry has gone from simple linear stabilizers to powerful universal pulsed devices with a minimum number of outputs and a coefficient of efficiency reaching 97%. An important unit of modern switching voltage regulators is the control circuit of the regulatory element. One option for a control circuit is a controller with a fixed on time.

Известны технические решения, характеризующиеся схожим назначением. Близким по технической сущности является контроллер, используемый в схеме стабилизатора напряжения (фиг. 1), представленный в патенте США № US 2015-0214839 А1 [1].Known technical solutions characterized by a similar purpose. Close in technical essence is the controller used in the voltage stabilizer circuit (Fig. 1), presented in US patent No. US 2015-0214839 A1 [1].

Основным недостатком схемы аналога (патент США № US 20150214839 А1) является отсутствие ограничения максимальной частоты работы схемы до выхода котроллера в рабочий режим (момента установления заданного уровня выходного напряжения регулятора). Основная задача предлагаемой полезной модели состоит в ограничении максимальной рабочей частоты контроллера.The main disadvantage of the analog circuit (US patent No. US 20150214839 A1) is the lack of limitation of the maximum frequency of the circuit until the controller enters the operating mode (the moment of establishing the set output voltage level of the regulator). The main objective of the proposed utility model is to limit the maximum operating frequency of the controller.

Поставленная задача достигается применением в структуре ШИМ (широтно-импульсная модуляция) контроллера (область, помеченная пунктиром на фиг. 1), состоящего из схемы с фиксированным временем включения (100), имеющей три входа: V_out - обратной связи с выходом регулятора напряжения, вход подкачки и Sq' - вход сброса, подключенный к инверсному выходу Q' RS-триггера и второму входу схемы коммутации (119); выход схемы с фиксированным включением (100) S_on подключен к входу R RS-Триггера (109), вход S RS триггера (109) соединен с выходом компаратора напряжения (108), на прямой вход которого подается опорное напряжение V_r, инверсный вход подключен к выходу регулятора напряжения V_out; прямой выход Q RS триггера подключен к первому входу схемы коммутации (119), еще один вход схемы коммутации является входом подкачки и соединен с входом подкачки схемы с фиксированным временем включения (100), выходы схемы коммутации S0g и S1g являются выходами контроллера и служат для коммутации ключевых транзисторов регулятора напряжения; буферов задержки, благодаря которым обеспечивается ограничение максимальной рабочей частоты (фиг. 2, фиг. 3).The problem is achieved by using in the PWM (pulse-width modulation) structure of the controller (the area marked with a dotted line in Fig. 1), consisting of a circuit with a fixed turn-on time (100), which has three inputs: V _out - feedback from the output of the voltage regulator, swap input and Sq '- reset input connected to the inverse output Q' of the RS-flip-flop and the second input of the switching circuit (119); the output of the circuit with a fixed connection (100) S _{on is} connected to the input R of the RS-Trigger (109), the input S RS of the trigger (109) is connected to the output of the voltage comparator (108), the direct voltage of which is supplied with the reference voltage V _r , the inverse input is connected to the output of the voltage regulator V _out ; the direct output Q of the trigger is connected to the first input of the switching circuit (119), another input of the switching circuit is a swap input and connected to the swap input of the circuit with a fixed turn-on time (100), the outputs of the switching circuit S0g and S1g are the controller outputs and are used for switching key transistors of the voltage regulator; delay buffers, due to which the maximum operating frequency is limited (Fig. 2, Fig. 3).

Схема заявляемого устройства, соответствующего формуле полезной модели, представлена на фиг. 2. Полезная модель контроллера широтно-импульсного регулирования с фиксированным временем включения содержит генератор пилообразного сигнала (110), вход V_in которого является одноименным входом контроллера, выход генератора соединен с прямым входом компаратора (111), инверсный вход компаратора является входом V_out контроллера, выход компаратора (111) подключен к входу буфера задержки (113), выход буфера задержки (113) подключен к входу R RS-триггера (109); вход S RS-триггера соединен с выходом компаратора (108), прямой вход которого образует вход V_r контроллера, инверсный вход компаратора (108) образует вход V'_out контроллера; выход Q RS-триггера (109) соединен с входом буфера задержки (112) и входом res генератора пилообразного сигнала; выход буфера задержки (112) подключен к входу en компаратора (111).A diagram of the inventive device corresponding to the formula of the utility model is shown in FIG. 2. A useful model of a pulse-width regulation controller with a fixed on-time includes a sawtooth signal generator (110), the input V _{in of} which is the controller input of the same name, the output of the generator is connected to the direct input of the comparator (111), the inverse input of the comparator is the input V _{out of the} controller, the output of the comparator (111) is connected to the input of the delay buffer (113), the output of the delay buffer (113) is connected to the input R of the RS-trigger (109); the input S of the RS flip-flop is connected to the output of the comparator (108), the direct input of which forms the input V _{r of the} controller, the inverse input of the comparator (108) forms the input V ' _{out of the} controller; the output Q of the RS flip-flop (109) is connected to the input of the delay buffer (112) and the res input of the ramp generator; the output of the delay buffer (112) is connected to the en input of the comparator (111).

Отличие заявляемой модели от устройства прототипа заключается в применении буферов задержки (112) и (113) для установления минимальных значений длительности единицы и нуля выходного сигнала (фиг. 2).The difference of the claimed model from the prototype device is the use of delay buffers (112) and (113) to establish the minimum values of the duration of the unit and zero of the output signal (Fig. 2).

Работу заявляемой полезной модели контроллера широтно-импульсного регулирования с фиксированным временем включения удобно рассмотреть на примере ее применения в регуляторе напряжения (фиг. 3).It is convenient to consider the operation of the claimed utility model of a pulse-width regulation controller with a fixed turn-on time as an example of its application in a voltage regulator (Fig. 3).

Компаратор Comp1 (108) (фиг. 3) сравнивает выходное напряжение V_out с опорным напряжением V_r. Когда выходное напряжение меньше опорного, на выходе компаратора устанавливается логическая единица, тем самым, на выходе RS-триггера (109) (сигнал Sq) устанавливается логическая единица. В этот момент схема драйвера (119) включает транзистор Т2 и выключает транзистор Т1. В это же время Sq поступает на вход разрешения генератора пилообразного сигнала (110) и буфера задержки включения (112). Напряжение на выходе генератора начинает расти. Спустя определенное время (T_on) сигнал Sq поступает на вход разрешения компаратора Comp2 (111). Компаратор Comp2 (111) сравнивает выходное напряжение регулятора V_out с напряжением на выходе генератора пилообразного сигнала (110). Когда выходное напряжение генератора пилообразного сигнала (110) больше выходного напряжения регулятора (этот момент наступает при достижении и превышении выходным напряжением V_out заданного значения V_ref), на выходе компаратора Comp2 (111) формируется логическая единица, которая поступает на вход буфера задержки (113) формирующего по переднему (нарастающему) фронту сигнал логической единицы на время T_off. Этот сигнал поступает на вход сброса R RS-триггера (109), выход которого, тем самым, устанавливается в логический ноль. В этот момент схема драйвера (119) выключает транзистор Т2 и включает транзистор Т1. В это же время на вход разрешения генератора пилообразного сигнала (110) и буфера задержки времени включения (112) поступает сигнал отключения (Sq=0) (тем самым запрещая включение схемы на время T_on). Далее цикл повторяется. Иллюстрация работы заявляемой полезной модели контроллера широтно-импульсного регулирования с фиксированным временем включения представлена на временных диаграммах на фиг. 4 и 5.Comparator Comp1 (108) (Fig. 3) compares the output voltage V _out with the reference voltage V _r . When the output voltage is less than the reference, a logical unit is set at the output of the comparator, thereby, a logical unit is set at the output of the RS-trigger (109) (signal Sq). At this point, the driver circuit (119) turns on transistor T2 and turns off transistor T1. At the same time, Sq enters the resolution input of the sawtooth signal generator (110) and the enable delay buffer (112). The voltage at the output of the generator begins to rise. After a certain time (T _on ), the signal Sq is input to the comparator Comp2 (111) enable input. Comparator Comp2 (111) compares the output voltage of the regulator V _out with the voltage at the output of the sawtooth signal generator (110). When the output voltage of the sawtooth signal generator (110) is greater than the regulator output voltage (this moment occurs when the output voltage V _out reaches and exceeds the specified value V _ref ), a logic unit is generated at the output of comparator Comp2 (111), which is fed to the input of the delay buffer (113 ) forming a signal of a logical unit along the leading (rising) edge for the time T _off . This signal is fed to the reset input R of the RS-flip-flop (109), the output of which, thereby, is set to logic zero. At this point, the driver circuit (119) turns off transistor T2 and turns on transistor T1. At the same time, the enable signal of the sawtooth signal generator (110) and the on-time delay buffer (112) receive a shutdown signal (Sq = 0) (thereby prohibiting the circuit from being switched on for the time T _on ). Next, the cycle repeats. An illustration of the operation of the claimed utility model of a pulse-width regulation controller with a fixed turn-on time is shown in time diagrams in FIG. 4 and 5.

Буфер задержки (112) необходим для ограничения максимальной рабочей частоты, а буфер задержки (113) формирует минимальное необходимое время для заряда конденсатора подкачки С2.The delay buffer (112) is necessary to limit the maximum operating frequency, and the delay buffer (113) forms the minimum necessary time for charging the swap capacitor C2.

ЛитератураLiterature

1. Shiu et al/ "Constant on time controller", Patent number US 2015/0214839 A1, Jul. 30, 2015.1. Shiu et al / "Constant on time controller", Patent number US 2015/0214839 A1, Jul. 30, 2015.